74x163同步计数器实验报告
实验4：同步计数器及其应用实验报告
实验4：同步计数器及其应用实验报告
一、实验目的
1、了解可编程数字系统设计的流程
2、掌握Quartus II 软件的使用方法
3、掌握原理图输入方式设计数字系统的方法和流程
4、掌握74LS161同步16进制计数器的特点及其应用
二、实验设备
1、计算机：Quartus II 软件
2、Altera DE0 多媒体开发平台
3、集成电路：74LS10
4、集成电路：74LS161
三、实验内容
1、74LS161逻辑功能的测试
2、用74LS161实现12进制计数（异步清零）
3、用74LS161实现12进制计数（同步置数）
四、实验原理
74LS161
1、74LS161：异步清零、同步置数四位二进制计数器
2、引脚的定义：
使用74161实现16进制和12进制
1)首先使用quartus软件建立原理图，首先实现16进制，所以只
需要将需要的输入输出接到相应的引脚上，其中需要注意的是
我们需要让这个板子开始工作，所以需要将T和P引脚接响应
的高电压，然后将cp信号接入相应的输入；q0q1q2q3接到相
应的输出就可以了，然后编译。
现在在建立波形文件完成仿真，
通过仿真结果就可以看到自己的电路是否正确。
最后一步就是
实现在FPGA上的应用，我们需要做的就是给原来的原理图分
配相应的引脚，然后重新编译后，插入线就可以看到仿真结果
了。
2)12进制可以采取两种方式，也就是同步置数和异步清零两种
方式，我使用的异步清零，从而只需要对q0q1q2q3在12的时
候执行清零的动作就可以了，也就是加一个而输入的与非门就
可以了。
五、实验结果。
计数器实验报告
计数器实验报告引言：计数器是数字电路中的重要组件，用于计数、计时和测量等应用。
它可以在各种电子设备中起到决策、控制和计算等作用。
本次实验旨在探究计数器的工作原理并验证其功能。
一、实验目的：本次实验旨在研究计数器的工作原理，了解计数器的结构和使用方法，以及探究不同类型计数器的特点和应用。
二、实验器材和原理：1. 实验器材：- 7400系列逻辑门芯片（74LS00、74LS02等）- 74LS163 4位二进制同步计数器芯片- 连线板及连接线- 示波器- 电源2. 实验原理：计数器是由触发器和逻辑门组成的电路，根据输入脉冲的时序和频率来实现计数功能。
常见的计数器有同步计数器和异步计数器。
同步计数器：所有触发器在同一脉冲上同时工作，具有高速、同步性好等特点。
4位同步二进制计数器（74LS163）是本次实验主要研究的对象。
三、实验步骤和结果：1. 连接电路：将四个J-K触发器连接成同步二进制计数器电路。
采用74LS163芯片，选用外部时钟输入。
根据芯片引脚连接示意图连接芯片和示波器。
2. 设置电路状态：给予计数器电路适当的输入电平，根据实验的需求和目的，调整电路状态，例如设置计数范围、初始值等。
3. 测量输出波形：利用示波器观察和记录计数器的输出波形。
分析波形特点，如波形幅值、周期、高低电平时间等。
实验结果表明，计数器能够按照预期的次序进行计数，并在达到最大值后回到初始值重新计数。
输出波形清晰、稳定，符合设计要求。
四、实验讨论：1. 计数器的应用：计数器广泛应用于各种计数、计时和测量场合，例如时钟、频率计、定时器、计数器、计数调制解调器等。
计数器还可用于控制和决策等功能，比如在数字电子秤中用于计算重量。
2. 计数器的类型：除了同步计数器，异步计数器也是常见的计数器类型。
异步计数器与同步计数器相比，其工作原理和时序不同，有着不同的特点和优劣势。
3. 计数器的扩展：计数器可以通过级联扩展实现更大位数的计数。
数控技术4.2同步计数器74x163的实现
4.1时钟同步状态机的设计 4.1.1时钟同步状态机及其设计流程4.1.2 时钟同步状态机设计方法构建序列发生器4.1.3 状态图直接描述法实现序列发生器4.2同步计数器74x163的实现4.3移位寄存器的实现和应用4.3.1 74x194的实现4.3.2 使用74x194IP 核实现11001序列发生器第四章时序逻辑电路FPGA 实现CLK CLR LD ENP ENTA B C DQAQBQCQDRCO 74x1632 1 9 7103 4 5 61413121115CLK CLR_L LD_L ENP ENT 工作状态0 ×××1 0 ××× 1 1 0 ×× 1 1 ×01 1 1 1同步清零同步置数保持保持，RCO=0计数74x163回顾74x163自由工作模式CLK CLR LD ENP ENTA B C DQA QB QC QDRCO74x163+5Vclk21971034561413121115QAQBQC QD RCORPU R自由模式时，QDQCQBQA 输出在每个时钟边沿变化，从0000开始计数，0000-0001-0010…1111-0000…完成从0到15的循环计数，当计数值为15时，RCO 有效,输出1。
1.module p74x163(clk,clr_l,ld_l,enp,ent,d,q,rco);2.input clk,clr_l,ld_l,enp,ent;3.input[3:0] d;4.output [3:0] q;5.output rco;6.reg[3:0] q=0;7.reg rco=0;8.always @ (posedge clk) begin9.if (clr_l==0) q<=0;10.else if (ld_l==0) q<=d;11.else if ((ent==1) && (ent==1)) q<=q+1;12.else q<=q;13.end14.always @ (q or ent) begin15.if ((ent==1) && (q==15)) rco=1;16.else rco=0;CLKCLRLDENPENTABCDQAQBQCQDRCO74x163219710345614131211151.`timescale 1ns / 1ps2.module sim1;3.reg clk=0;4.reg clr_l=1;5.reg ld_l=1;6.reg enp=1;7.reg ent=1;8.reg[3:0] d=0;9.reg[3:0] q=0; 10.wire rco;11.p74x163 uut(clk,clr_l,ld_l,enp,ent,d,q,rco);12.always # 10 clk=~clk; 13.endmodule1.module p74x163(clk,clr_l,ld_l,enp,ent,d,q,rco);2.input clk,clr_l,ld_l,enp,ent;3.input[3:0] d;4.output [3:0] q;5.output rco;CLKCLR LD ENP ENT A B C DQA QB QC QD RCO74x163219710345614131211151.ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or'E:/provivado/bppro/p_74x163/p_74x163.si m/sim_1/behav/elaborate.log' file for more information.Vivado Simulator 2015.3Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved. Running: D:/xilinx/Vivado/2015.3/bin/unwrapped/win64.o/xelab.exe -wto bac9eefe3b0f4d5599d8113dcd71e272 --debug typical --relax --mt2 -L xil_defaultlib-L unisims_ver-L unimacro_ver-L secureip--snapshot sim1_behav xil_defaultlib.sim1 xil_defaultlib.glbl-log elaborate.logUsing 2 slave threads.Starting static elaborationERROR: [VRFC 10-529] concurrent assignment to a non-net q is not permitted[E:/provivado/bppro/p_74x163/p_74x163.srcs/sim_1/new/sim1.v:11] ERROR: [XSIM 43-3322] Static elaboration of top level Verilog design1.`timescale 1ns / 1ps2.module sim1;3.reg clk=0;4.reg clr_l=1;5.reg ld_l=1;6.reg enp=1;7.reg ent=1;8.reg[3:0] d=0;9.wire[3:0] q; 10.wire rco;11.p74x163 uut(clk,clr_l,ld_l,enp,ent,d,q,rco);12.always # 10 clk=~clk; 13.endmodule1.module p74x163(clk,clr_l,ld_l,enp,ent,d,q,rco);2.input clk,clr_l,ld_l,enp,ent;3.input[3:0] d;4.output [3:0] q;5.output rco;CLKCLR LD ENP ENT A B C DQA QB QC QD RCO74x16321971034561413121115有缘学习更多＋谓ｙｇｄ３０７６或关注桃报：奉献教育（店铺）接下来:移位寄存器的实现和应用。
时序实验实验报告
一、实验目的1. 掌握时序逻辑电路的基本原理和设计方法。
2. 熟悉常用时序逻辑电路器件的结构和功能。
3. 培养实际操作能力，提高电路设计水平。
二、实验原理时序逻辑电路是指输出不仅与当前输入有关，还与过去输入有关，即电路的输出状态具有记忆功能的电路。
本实验主要涉及同步计数器和寄存器的设计与测试。
三、实验设备1. 数字电子实验箱2. 示波器3. 信号发生器4. 74LS163、74LS00、74LS20等集成器件四、实验内容1. 设计一个4位同步计数器，实现二进制加法计数功能。
2. 设计一个8位同步寄存器，实现数据的暂存和传送功能。
五、实验步骤1. 4位同步计数器设计（1）根据计数器功能要求，列出状态转换表。
（2）根据状态转换表，画出状态转换图。
（3）根据状态转换图，画出电路图。
（4）将电路图连接到实验箱上，并进行调试。
（5）观察计数器输出，验证计数功能是否正确。
2. 8位同步寄存器设计（1）根据寄存器功能要求，列出数据输入、保持、清除和输出控制信号的真值表。
（2）根据真值表，画出电路图。
（3）将电路图连接到实验箱上，并进行调试。
（4）观察寄存器输出，验证寄存功能是否正确。
六、实验结果与分析1. 4位同步计数器实验结果经过调试，4位同步计数器能够实现二进制加法计数功能。
观察计数器输出，验证计数功能正确。
2. 8位同步寄存器实验结果经过调试，8位同步寄存器能够实现数据的暂存和传送功能。
观察寄存器输出，验证寄存功能正确。
七、实验总结本次实验，我们通过设计4位同步计数器和8位同步寄存器，掌握了时序逻辑电路的基本原理和设计方法。
在实际操作过程中，我们提高了电路设计水平，培养了实际操作能力。
八、实验心得1. 在设计时序逻辑电路时，要充分理解电路功能要求，合理选择器件，确保电路能够实现预期功能。
2. 在调试过程中，要仔细观察电路输出，发现问题及时解决。
3. 通过本次实验，我们对时序逻辑电路有了更深入的了解，为今后学习和实践打下了基础。
同步计数器的设计实验报告文档
2020同步计数器的设计实验报告文档Contract Template同步计数器的设计实验报告文档前言语料：温馨提醒，报告一般是指适用于下级向上级机关汇报工作，反映情况，答复上级机关的询问。
按性质的不同，报告可划分为：综合报告和专题报告；按行文的直接目的不同，可将报告划分为：呈报性报告和呈转性报告。
体会指的是接触一件事、一篇文章、或者其他什么东西之后，对你接触的事物产生的一些内心的想法和自己的理解本文内容如下：【下载该文档后使用Word打开】同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。
⑴逻辑抽象，得出电路的状态转换图或状态转换表①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵状态化简①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
②合并等价状态，使电路的状态数最少。
⑶状态分配①确定触发器的数目n。
因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n②给每个电路状态规定对应的触发器状态组合。
⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸根据得到的方程式画出逻辑图⑹检查设计的电路能否自启动①电路开始工作时通过预置数将电路设置成有效状态的一种。
同步计数器的实验报告
同步计数器的实验报告同步计数器的实验报告引言：同步计数器是数字电路中常用的一种电路，它可以实现对输入信号的计数和同步输出。
本实验旨在通过搭建同步计数器电路，探究其工作原理和应用。
一、实验目的：1. 理解同步计数器的原理和工作方式；2. 掌握同步计数器的搭建方法；3. 分析同步计数器的应用场景。
二、实验器材和材料：1. 74LS74型D触发器芯片；2. 74LS47型BCD-7段数码管芯片；3. 电路实验板；4. 连接线。
三、实验步骤：1. 将74LS74芯片插入电路实验板中，注意芯片的方向；2. 连接74LS74芯片的时钟输入端、清零端、D输入端和输出端；3. 将74LS47芯片插入电路实验板中，并连接数码管的输入端；4. 连接电源，开启实验板。
四、实验原理：同步计数器是由多个触发器组成的，每个触发器都具有时钟输入端和输出端。
当时钟信号到来时，触发器根据输入端的电平状态改变输出端的电平状态。
同步计数器的输入信号会依次经过各个触发器，每个触发器都会对输入信号进行计数，当计数达到一定值时，触发器的输出端会产生一个脉冲信号，作为下一级触发器的时钟输入信号，从而实现同步计数。
五、实验结果：根据实验步骤搭建好同步计数器电路后，我们可以观察到数码管上的数字会随着时钟信号的输入而不断变化。
例如，当输入一个低电平信号时，数码管上的数字会逐次加1；当输入一个高电平信号时，数码管上的数字会逐次减1。
这说明同步计数器可以实现对输入信号的计数，并且可以根据需要进行加法计数或减法计数。
六、实验分析：同步计数器广泛应用于各种计数场景中。
例如，在工业自动化中，同步计数器可以用于对生产过程中的产品数量进行计数，从而实现自动化控制；在电子游戏中，同步计数器可以用于计分功能的实现；在计算机中，同步计数器可以用于时序控制和同步信号的生成等。
七、实验总结：通过本次实验，我们深入了解了同步计数器的原理和工作方式，并成功搭建了同步计数器电路。
数字逻辑实验报告---9进制计数器
《数字逻辑》实验报告第二次实验：同步时序逻辑电路设计实验（计数器）实验报告：同步时序逻辑电路设计实验（计数器）实验目的：掌握一般同步时序逻辑集成电路的使用设计内容：用常用同步时序逻辑集成电路实现以下逻辑功能：九进制计数器设备：EP3c80 SOPC实验系统器件：同步四位二进制计数器：74LS161、163①CR = 0时异步清零。
②CR = 1、LD = 0时同步置数。
③CR= LD=1且CPT=CPP=1时，按4位自然二进制码进行同步计数。
④CR= LD=1且CPT·CPP=0时，计数器状态保持不变。
161的引脚排列和163相同，不同之处是163采用同步清零方式。
实验原理：①此器件为4位二进制加法计数器，模为16，时钟上沿触发。
②同步清除，清除输入端的低电平将在下一个时钟脉冲之前，把四个触发器的输出置为低电位，而不管使能输入P、T为何电平。
③预置受时钟控制，为同步预置。
当LD=0，在时钟脉冲作用下计数器可并行预置4位二进制数。
④当LD=1，两个计数使能输入P、T同时为高电平，在时钟脉冲作用下，计数器进行正常计数。
⑤计数器具有超前进为输出端，无需另加电路，即可级联成n*4位同步计数器。
注：（1）由于我们要74LS163来实现的是九进制计数器，所以要取Q3 （Q3 为计数器的最高位）接在 CR ，这样的目的在于：当出现1000时让它清0，重新计数，从而实现九进制计数器的目的。
（2）在74LS161时，原理类似，区别在于异步清零，所以在用74LS161时要把Q0，Q3与非后接在 CR ，因为当出现1000时要清零，即要使Q0*Q3=1=CR 。
实验步骤：5V 低位 高位 1 174LS161Q 0 Q 1 Q 2 Q 3(b) 逻辑功能示意图(a) 引脚排列图16 15 14 13 12 11 10 974LS1611 2 3 4 5 6 7 8VCC CO Q 0 Q 1 Q 2 Q 3 CT T LD CR CP D 0 D 1 D 2 D 3 CT P GNDCR D 0 D 1 D 2 D 3 CT T CT P CPCO LDQ0*Q3 时钟脉冲 1 接地实验数据：Q0、Q1、Q2、Q3分别接到LED逻辑电平指示上，1表示亮，0表示不亮。
数理逻辑实验报告七
触发器的仿真实验内容：1．调用系统中的74LS163芯片，对其进行波形仿真，验证其功能。
2．用逻辑图和VHDL语言编写一个能够实现同样功能的电路（能同步清零、同步置数的4位二进制计数器）。
3．修改代码，将这个计数器修改为模10计数器。
实验主要步骤及实验结果：74LS1631、新建工程队74LS163进行波形仿真，编译后的正确的逻辑图为：波形仿真后的结果为：能同步清零、同步置数的4位二进制计数器2、用VHDL描述74SL163代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;entity V74163 isport(clk,clr_l,ld_l,enp,ent:in std_logic; D:in UNSIGNED (3 downto 0);Q:out UNSIGNED (3 downto 0);rco:out std_logic);end V74163;architecture V74163_arch of V74163 issignal IQ: UNSIGNED (3 downto 0);beginprocess(clk,ent,IQ)beginif(clk'event and clk='1')thenif clr_l='0' then IQ <= (others =>'0'); elsif ld_l='0' then IQ <= D;elsif (ent and enp)='1' then IQ <= IQ +1; end if;end if;if(IQ=15) and (ent='1')then rco<='1';else rco <= '0';end if;Q<=IQ;end process;end V74163_arch;波形仿真后的结果为：模10计数器3、修改2中的代码将其变为模10计数器后为：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity V74163 isPORT(data: in std_logic_vector(3 downto 0);clk,ld,p,t,clr:in std_logic;count: buffer std_logic_vector(3 downto 0);tc:out std_logic);end V74163;architecture behavior OF V74163 ISbegintc<='1' when (count="1001" and p='1' and t='1' and ld='1' and clr='1') else '0';cale:process(clk,clr,p,t,ld)beginif(rising_edge(clk)) thenif(clr='1')thenif(ld='1')thenif(p='1')thenif(t='1')thenif(count="1001")thencount<="0000";elsecount<=count+1;end if;elsecount<=count;end if;elsecount<=count;end if;elsecount<=data;end if;elsecount<="0000";end if;end if;end process cale;end behavio r;波形仿真后的结果为：。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74x163同步计数器实验报告
篇一：100进制计数器实验报告
南京信息工程大学
数
字
电
路
实
验
报
告
学号：20111305062
班级：11电信2班
姓名：杨天星
一、引言
计数器电路是一种随时钟输入CP 的变化，其输出按一定的顺序变化的时序电路，其变化的特点不同可将计数器电路按以下几种进行分类：
按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类，其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，一般来讲其时钟输入端全连在一起；异步计数器即构成计数器的触发器的时钟输入CP没有连在一起，其各触发器不在同一时刻变化。
一般来讲，同步计数器较异步计数器具有更高的速度。
按照计数的数码变化升降分为加法计数器和减法计数器，也有一些计数器既可实现加计数又可实现减计数器，这类计数器为可逆计数器。
按照输出的编码形式可分为：二进制计数器、二—十进制计数器、循环码计数器等。
按计数的模数（或容量）分：十进制计数器、十六进制计数、六十进制计数器等。
二、主要设计要求
利用74LS163设计模为100的计数器
一、电路设计和分析
1、74LS163逻辑功能表
2、芯片特性
74LS163为二进制四位并行输出的计数器，它有并行装载输入和同步清零输入端。
74LS00为四二输入与非门。
74LS20为四输入与非门。
3、设计思路
用两个模为10的计数器构成模为100的计数器。
模为10
的计数
器实现方法：用一个与非门，两个输入取自QA和QD，输出接清零段CLR。
当第9个脉冲结束时，QA和QD 都为“1”，则与非门输出为“0”，并加到CLR端，因CLR为同步清零端，此时虽已建立清零信号，但并不执行，只有第10个时钟脉冲到来后74LS163才被清零。
4、电路仿真
第三章
一、实验结果分析
1、设计结果
该设计可以实现0到99循环计数。
2、遇到的问题
一开始设计时，只简单完成了2个10位计数器功能，以至于没有考虑到十位清零问题，做出来的是90进制的计数器。
3、解决方法
将十位163芯片的ENT引脚与QA 和QD一起通过与非门接到CLR，这样当计数器到99时就会给一个低电平，使十位清零。
第四章
1、设计优缺点
能实现0到99任意置数并计数。
缺点是所用芯片较多，连线复杂。
2、课程总结
数电实验课程是数字电路学习的实践课程，通过该课程的学习，我体会到理论要与实践结合才能发挥作用，只学习理论并不一定能完成一些实际的设计。
看似很简单的题目到真正来做的时
候就会出现各种错误，这也提醒我在以后的学习中要多多实践，将学到的理论知识灵活地运用到实践中去，不断提高自己的动手能力。
另外在实践中不能想当然的去猜想，一定要通过实践来检测设计的电路是否正确。
对于本课程，我希望能在多增加一点课时，熟能生巧，多思考，多动手，才会有真正的收获。
篇二：数字电路实验报告
数字电路实验报告
姓名：张珂班级：学号：
10级8班2010302540224
实验一：组合逻辑电路分析
一．实验用集成电路引脚图1．74LS00集成电路
2．74LS20集成电路
二、实验内容
1、组合逻辑电路分析逻辑
原理图如下：
图组合逻辑电路分析
电路图说明：ABCD按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指
示灯：灯亮表示“1”，灯不亮表示“0”。
实验分析：
由实验逻辑电路图可知：输出X1=AB?CD=AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。
2、密码锁问题：
密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？密码锁逻辑原理图如下：V
图2 密码锁电路分析
实验分析：
由真值表（表）可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
由此可见，该密码锁的密码ABCD为1001.因而，可以得到：X1=ABCD，X2=X1。
实验心得
1.本次实验对元件74LS00和
74LS20的端口熟悉了很多，大致记住了哪些端口是与非门的输入端，哪些是输出端。
2.熟悉了面板，知道怎样换器件以及电源、开关的位置。
3.熟悉了基本逻辑电路的分析方法和及其逻辑功能的分析，熟悉了各类门的实物元件以及元件的使用和线路连接。
4.知道了利用单刀双掷开关的双接点，分别连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。
篇三：《计算机网络实验》实验报告
《计算机网络实验》实验报告
学院_______管理学院_______
专业_______电子商务_______
年级班别__2013级电子商务1班_
学号_______3213004774_____
学生姓名_________蔡少云_______
指导教师_________黄益民______
成绩______________________
广东工业大学
__管理__学院___电子商务___专业___1_班
学号_3213004774_姓名_蔡少云___ 教师评定_______
实验题目实验二Windows网络配置与常用网络命令
一、实验目的
学习在Windows系统中进行网络配置、用ping ipconfig/winipcfg命令工具来进行网络测试、使用tracert路由跟踪命令、使用netstat、arp、nslookup 命令查看网络状态。
本实验目的在于使学生更好地熟悉计算机网络设置的基本操作，掌握
WINDOWS 环境常用网络命令的用法，学会使用网络命令查看网络信息，解决网络
故障。
在熟练掌握ping、ipconfig、netstat、nslookup、tracert、arp等命令来进行网络测
试与网络状态查看的基础上，学习
使用Route、Net与NetSh命令。
本实验目的在于使学生更好地熟悉计算机网络设置的基本操作，掌握WINDOWS 环境常
用网络命令的用法，学会使用网络命令查看网络信息，解决网络故障。
二、实验内容和要求
（实验二）熟悉TCP/IP协议标准，准确理解IP地址及其子网划分方法，理解网关和子网掩码及其DNS的概念和原理；学习使用各种网络设备，掌握TCP/IP
配置方法，学会使用常用的网络命令。
学习在windows环境下对TCP/IP协议的属性进行设置。
1、IP地址与子网掩码的设置；
2、网关的设置
3、DNS的设置
学习使用常用的网络命令：
1、掌握ipconfig命令的含义；
2、掌握ping命令的含义；
3、理解Netstat命令的含义与应用；
4、理解tracert命令的含义与应用；
5、理解nslookup命令的含义与应用；
6、理解ARP命令的含义与应用；
7、理解Telnet的含义与应用；
（实验三）熟悉TCP/IP协议标准，掌握TCP/IP配置方法，学会使用常用的网络命令。
学习在windows环境下对TCP/IP协议的属性进行设置。
IP地址与子网掩码的设置；
网关的设置
DNS的设置
学习使用常用的网络命令：
1、掌握Route命令；
2、掌握Net命令；
3、理解Netsh命令的含义与应用；
三、实验结果
1．显示相应的地址例如IP地址子网掩码等等
2. ping的使用
---------------------------------精选公文范文--------------------------
3. netstat命令的使用
（1）
netstat ?
4. tracert命令的使用
----------------精选公文范文---------------- 11。