2010年数字逻辑考试试卷
数字逻辑期末试卷(A卷)试题及答案
华东师范大学期末试卷(A)2009 —2010学年第一学期课程名称：数字逻辑学生姓名：学号:专业年级/班级课程性质：公共必修、公共选修、专业必修、专业选修一、填空题 (20分，每空2分)1. ( 34.5)10 = ( (1) 11 0100.0101 ) 8421BCI= ((2) 100010.1 ) 2 = ( _( 3)22.8 ) 16。
2. Y = A(B +C) +CD 的对偶式为(4)Y' = AC+BC + AD 。
3. 在数字系统中，要实现线与功能可选用(5) OC/OD门；要实现总线结构可选用(6)传输门。
4. 化简F (A,B,C,D) =E m(3, 5, 6, 7, 10) + d (0, 1, 2, 4, 8)可得(7)F=A'+ B' D' 。
5. 已知某左移寄存器，现态为011001 ,若空位补0,则次态为(8)110010 ______ 。
6. 二进制数(一10110) 2的反码和补码分别为(9) 101001 和(10)101010 。
二、选择题(20分，每题2分)1. 在下列逻辑部件中•不属于组合逻辑部件的是 D 。
A. 译码器 B •编码器 C •全加器 D •寄存器2. 逻辑表达式A+BC = __B _______ 。
A . A + CB . (A + B)(A +C) C. A+B+ABC D. B+ C3. 能得出X= 丫的是CA. X+ Z= Y+ ZB.XZ=YZC. X+ Z= Y+ Z且XZ=YZD.以上都不能4. 为将D触发器转换为T触发器，图中所示电路的虚框内应是 A 。
A .同或门B .异或门C .与非5. 设A1、A2、A3为三个信号，则逻辑函数 C 能检测出这三个信号中是否含有奇数个高电平。
A . A1A2A3B . A1+A2+A3C . A1 ® A2 ®A3 D . A1+ A2A36. 以下说法正确的是_C ___A. TTL门电路和CMO门电路的输入端都可以悬空B. TTL门电路和CMOS］电路的输入端都不可以悬空C. TTL门电路的输入端可以悬空，而CMO门电路的输入端不可以悬空D. TTL门电路的输入端悬空时相当于接高电平，CMO门电路的输入端悬空时相当于接低电平。
2010武汉大学数字逻辑试题答案
D2 D1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 状态表
Q3n 1
0 0 1 1 0 0 1 1
n 1 Q2
n 1 Q2
Q1n 1
0 1 0 1 1 0 1 0
0 1 0 1 0 1 0 1
Q3n 1
0 0 1 1 0 0 1 1
Q1n 1
0 1 0 1 1 0 1 0
6．11 8．增加冗余项，增加惯性延迟环节，选通法
6． A
7．B
8． A
画出 F 的卡诺图，圈为 1 的项，得到最简与一或表达式 F AD B D 。
四、解答（每小题 12 分，共 24 分） 1． （ 1）写出输出函数表达式并化简
F AB A B C AB A B C AB A B C AB A B C A B AB C AB A B C A B C A B C A B C
Si m1 m2 m4 m7 m1 m2 m4 m7 Ci m3 m5 m6 m7 m3 m5 m6 m7
（4）画逻辑图
2． （1）QDQCQBQ A：寄存器状态输出端；DCBA：并行数据输入端；DR：右移串行数据输入端； DL：左移串行数据输入端； CLR ：清零端， CLR =0 时，QDQCQBQ A=0000，正常工作时 CLR =1； CP：工作脉冲；S 1S0：工作方式控制端，可控制实现右移、左移、并入、保存。 （2）a、因为序列周期 TP =8，所以需要移位寄存器的级数 n≥ 3，假设选择 QDQC QB 三位，要产 生的序列从右移串行输入端 DR 输入，在 CP 作用下，经 QDQCQB 右移从 QB 端一位一位串行输出， QDQCQB 的初态应为最先输出的右边三位，即 000。 b、令 CLR =0，使 QDQCQB=000。 c、 再令 CLR =1， S 1S0=01， 在 CP 作用下， DR 端依次输入 10111000， 即可从 QB 端循环产生 11101000 序列。
数字逻辑期试题及答案讲课讲稿
一、填空题(20分，每空2分)1. （2010）D =（）B = （）H = （）8421BCD答案：（111 1101 1010）B= （7DA）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为。
答案：与逻辑3. 逻辑函数式F=AB+AC的对偶式为，最小项表达式为∑F( )。
=m答案：)F D++=∑A)((CABF(5，6，7)=m2.逻辑函数D''''+=的最简与或式++++'CF'CDACABAABCABDCD是。
答案：'DA+4. 从结构上看，时序逻辑电路的基本单元是。
答案：触发器5. JK触发器特征方程为。
答案：Q'+JQ'K6.A/D转换的一般步骤为：取样，保持，，编码。
答案：量化二、选择题(20分，每题2分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。
A) 6 B) 7 C) 8 D) 51答案：B2. 在函数F=AB+CD的真值表中，F=1的状态有（）个。
A) 2 B) 4 C) 6 D) 7答案：D3. 为实现“线与”逻辑功能，应选用（）。
A) 与非门B) 与门C) 集电极开路（OC）门D) 三态门答案：C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门D) “或非”门图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
图2 A) 上升沿D 触发器 B) 下降沿D 触发器 C) 下降沿T 触发器 D) 上升沿T 触发器答案：D7. 寄存器要存放n 位二进制数码时，需要( )个触发器。
2010数字逻辑期末试卷(B卷)试题及答案
一、填空题 (20分，每空2分)1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为 。
答案：与逻辑3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。
答案：))((C A B A F D ++= ∑=m F (5，6，7)2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。
答案：'D A +4. 从结构上看，时序逻辑电路的基本单元是 。
答案：触发器5. JK 触发器特征方程为 。
答案：Q K JQ ''+6.A/D 转换的一般步骤为：取样，保持， ，编码。
答案：量化二、选择题 (20分，每题2分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。
A) 6 B) 7 C) 8 D) 51 答案：B2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。
A) 2 B) 4 C) 6 D) 7 答案：D3. 为实现“线与”逻辑功能，应选用（ ）。
A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门 D) “或非”门图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
数字逻辑模拟试卷3答案
0
1
0
0
1
1
0
1
0
0
0
1
1
1
1
1
0
1
0
0
0
0
0
1
1
0
0
1
0
1
1
1
0
1
0
1
0
1
1
0
1
1
1
1
1
1
1
0
0
0
0
1
1
1
0
1
0
1
1
1
1
1
0
1
0
1
1
1
1
1
1
1
1
精品
4.画出状态图如图 6 所示。 5.画出波形图如图 7 所示。
CP D Q1 Q2 Q3
6.说明逻辑功能。
.
图7
八、试用 4 位二进制计数器 74lLS161 接成 12 进制计数器，要求： 1． 分别采用反馈清零法实现，画出逻辑接线图（可适当添加门电路）； 2． 画出状态转换图。（8 分） （74LS161 功能表如图所示）
清零 预置 使能 时钟
预置数据输入
输出
RD LD EP ET CP D0 D1 D2 D4 Q0 Q1 Q2 Q3
0
X XX X XXXX 0 0 0 0
1
0 XX
ABCDABC D
1
1 0 X X X XX X 保
持
1
1 X 0 X X X X X保
持
1
1 11
X X X X计
数
精品
2006~2010数字逻辑试卷及答案解读
武汉大学计算机学院2006~2007学年第二学期2006级《数字逻辑》期未考试试卷A卷学号班级姓名成绩一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x=-，则[]x补=（）3、十进制数809对应的8421BCD码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()=+⋅+的反函数是（）F A B C D8、与非门扇出系数N O的含义是（）9、若要消除函数(,,)=+对应的逻辑电路可能存在的险象，则应增加F A B C AB AC的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A．原码B．余3码C．Gray码D．补码2、欲使J-K触发器在CP脉冲作用下的次态与现态相反，JK的取值应为（）A．00 B．01 C．10 D．113、对完全确定原始状态表中的6个状态，A、B、C、D、E、F进行比简，若有（A，B），（D、E）等效，则最简状态表中只有（）个状态A．2 B．4 C．5 D．64、下列集成电路芯片中，（）属于组合逻辑电路A．计数器74290 B．寄存器74194C．三一八译码器74138 D．集成定时器5G5555、设计一个20进制同步计数器，至少需要（）个触发器A．4 B．5 C．6 D．206、用5G555构成的多谐振荡器有（）A．两个稳态B．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
武汉大学计算机学院数字逻辑2010级(A卷A类)期末考试卷
武汉大学计算机学院2010～2011学年第二学期2010级《数字逻辑》期未考试试卷（闭卷）A卷（A类）学号班级姓名成绩全部答案均要求写在答题纸上，写在试卷上无效。
一、填空题（每空1分，共14分）1．若x=－0.1011，则[x]补=（）。
2．（10110.1）2=（）10=（）8=（）163．8421BCD码100100010111对应的十进制数是（）。
4．时序逻辑电路由（）和（）组成。
5．F（ABC）=AB＋DC的反函数是（），对偶函数是（）。
6．欲使JK触发器在CP有效跳沿作用下的次态与现状相反，则JK的取值应为（）。
7．一个矩形波信号从与非门输入端传到输出端所延迟的时间叫（）。
8．消除组合逻辑电路竞争险象的常用方法有（）、（）、（）。
二、单项选择题（每小题2分，共16分）从下面每题的四个答案中，选择唯一正确的答案代号填入括号内。
1．在一个给定的数字波形中，其周期为脉冲宽度的两倍，则占空比为（）。
A．100% B．200% C．50% D．150%2．具有三种输出状态的门是（）。
A．与门B．或门C．OC门D．三态门3．维持阻塞D触发器是时钟的（）触发的。
A．上升沿B．下降沿C．高电平D．低电平4．电平异步时序逻辑电路的分析工具是（）。
A．真值表、卡诺图B．状态表、状态图C．功能表、波形图D．流程表、总态图5．欲把正弦波变换为同频率的矩形波，应选择（）。
A．多谐振荡器B．施密特触发器C．单稳态触发器D．J-K触发器6．对完全给定状态表中的7个状态A、B、C、D、E、F、G进行化简，若有（A、B），（B、C），（E、F）等效，则最简状态表中只有（）个状态。
A．4 B．5 C．3 D．67．用PLA实现组合逻辑电路功能，通常要将函数表达式表示成（）。
A．最小项表达式B．最简与一或式C．最大项表达式D．一般或一与式8．下列集成电路芯片中，（）属于时序逻辑电路。
A．计数器74193 B．三-八译码器74138 C．多路选择器74153 D．优先编码器74148三、化简题（8分）用卡诺图把F（ABCD）=∑m（1，3，13，15）＋∑d（6，9，11，14）化成最简与一或式。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘√’，错误的打‘×’ （每小题1 分，共 10 分）
1、为了表示 104 个信息，需 7位二进制编码 [√ ]
2、 BCD码能表示0 至 15 之间的任意整数[× ]
3、余 3码是有权码[× ]
4、 2421 码是无权码 [ × ]
5、二值数字逻辑中变量只能取值0 和 1，且表示数的大小 [ × ]
6、计算机主机与鼠标是并行通信[× ]
7、计算机主机与键盘是串行通信[√ ]
8、占空比等于脉冲宽度除于周期[√ ]
9、上升时间和下降时间越长，器件速度越慢
10、卡诺图可用来化简任意个变量的逻辑表达式[√]
[×]
二、写出图中电路的逻辑函数表达式。
（每小题 5 分，共10 分）
1、 F=A B
2、 F=AB CD
三、选择题：（多选题，多选或少选不得分，每小题 2 分，共 20 分）。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
(完整word版)数字逻辑期末考试题
数字逻辑考试题数字逻辑考试题（一)一、填空(共17分，每空1分)1。
(1011。
11）B =（ ） D =（ ）H 2. （16)D =( )8421BCD 码。
3。
三态门的输出有 、 、 三种状态。
6。
ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12。
设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分,每题1分）1。
DE BC A Y +=的反函数为Y =( )。
A 。
E D CB A Y +++⋅= B 。
E DC B A Y +++⋅=C 。
)(ED C B A Y +++⋅= D 。
)(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为( ）。
A 。
10101B 。
0010 0101C 。
100101 D. 101014。
若用1表示高电平，0表示低电平,则是( ）。
A 。
正逻辑B 。
负逻辑C 。
正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）.A. AC BC AB Y = B 。
BC AC AB Y ++= C. BC AC AB Y ++= D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ )。
A. 1个B. 2个C 。
3个D. 4个 9。
组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A 。
在结构上只能由各种门电路组成B. 电路中不包含记忆(存储）元件C. 有输入到输出的通路 D 。
有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为( ）.A. 11111101B 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
湖南理工2010年数字逻辑考试试卷
一、填空题（每空一分，共20分）
1、连续异或99个“1”的结果是 1 。
2、可靠性编码有格雷码，奇偶校验码。
3、描述逻辑函数的方法常用的方法有：逻辑表达式、真值表和卡若图（逻
辑图）3种。
P28
4、时序电路的特点是任意时刻的输出不仅取决于该时刻的输入，而且还与电路前一时刻电路
的输入状态有关，电路中必须包含有存储电路。
P111
5、逻辑代数有3条重要规则，即代入规则、反演规则和对偶规则。
P26
6、时序电路一般由组合逻辑、存储电路和发亏贿赂三部分组成。
7、单稳态触发器的主要用途有把正玄波改为矩形波、脉冲幅度甄别去除顶部干扰等。
8、555定时器的典型应用有3类，包括单稳态触发器多谐振荡器、施密特振荡器
等。
9、数模转换器DAC的主要性能指标有分辨率、转换误差、建立时间等。
10、在模数转换（A/D）中对模拟信号的取样遵循“取样定理”其核心是取样频率至少应为模
拟信号最高有效频率的 2 倍。
11、
二、判断题（每题1分，共10分）（）
1、门电路的扇出系数越大，说明其负载能力越强。
对
2、OC门即集电极开路，它可以实现线与功能，使用时需介绍（减少）拉电阻。
3、双极性RAM与MOS型RAM相比，具有速度快和功率低的特点。
P62
4、用555定时器构成的自激振荡器电路，放大电容值可以提高振荡频率。
错
5、8位DAC的满量程输出是5V，输入00000001B时对应的输出是约为256Mv。
6、将逻辑函数表达式F中所有的“·”成“+”，“0”变成“1”，“1”变成“0”，原变量变成
发变量，反变量变成原变量，则所得到的新的函数为原函数F的反函数，这一规则称为反演规则。
对
7、如果一个具有n个变量的函数的积项包含全部n个变量，每个变量都以原变量或反变量形式
出现，且仅出现一次，则这个积项为最小项。
对
8、电路由逻辑门电路组成，不包含任何记忆原件，没有记忆能力。
错（门电路）
9、（30.7）8421码=（9.5）10
10、2421码的1011，其权展开式为3。
三、单项选择题（每题1分，共10分）
1、n个变量函数的最小项是（A）
A、n个变量的积项，它包含全部n个变量
B、n个变量的荷香，它包含n个变量
C、每个变量都以原、反变量的形式出现，且仅出现一次
D、N个变量的和项，它不包含全部变量
2、组合逻辑电路一般由（A）组合而成
A、门电路
B、触发器
C、计数器
D、寄存器
3、逻辑函数F=（A+B）（A+C）（A+D）（A+E）=（B）
A、AB+AC+AD+AE
B、A+BCED
C、（A+BC）（A+DE）
D、A+B+C+D
4、逻辑表达式A+BC=（C）
A、AB
B、A+C
C、(A+B)(A+C)
D、B+C
5、逻辑函数F1=Em（2,4,5,6）同F2=￢（AB）+ ￢（BC）之间关系为（）
A、F1=F2
B、F1=￢F2
C、￢F1=F2
D、无关
6、时序逻辑电路中必须有（B）
A、输入逻辑变量
B、时钟信号
C、计数器
D、编码器
7、一直函数F=AB+CD，根据反演得到的反函数是（）
A、（A+B）·（C+D）
B、(A+B)(C+D)
C、AB
D、ABCD
8、Mealy型时序逻辑电路的输出（C）
A、只与当前外部输入有关
B、只与电路内部状态有关
C、与外部输入和内部状态都有关
D、与外部输入和内部状态都无关
9、JK触发器在CP脉冲作用下，欲实现Q（n+1）=Q（n）,则输入信号不能为（C）
A、J=K=0
B、J=Q，K=￢Q
C、J=￢Q，K=Q
D、J=Q，K=0
10、下列触发器中没有约束条件的是（D）
A、基本RS触发器
B、主从RS触发器
C、维持阻塞RS触发器
D、边沿D触发器
四、综合题（每题5分，共10分）
1、证明等式（方法不限）
￢A￢C+￢A￢B+BC+￢A￢C￢D=￢A+BC
2、写出下面边沿触发器电路的状态方程、画出输出输出波形（要求对照时钟和输入波形画）
五、分析题（每题10分，共20分）
1、分析下面组合逻辑电路，写出表达式、列出真值表、说明功能（L何时为1）
2、时序电路分析（要求写出主要过程）
六、设计题（每题10分，共30分，2、3小题任选一题）
1、用门电路设计一个三人表决电路：对某事情表决时，任意2个人同意或3个人全部同意则表
决通过（写真值表、化简、逻辑图）
2、8选1数据选择器的真值表和逻辑符号如下图所示，用它实现逻辑函数F（A，B,C,D）=∑m
（0,2,3,5,6,8,10），画出逻辑连接图。
3、8选1数据选择器的真值表和逻辑符号如下图所示，用它实现逻辑函数F（A，B,C,D）=∑m
（0,2,3,5,6,8,10），画出逻辑连接图。
3、74LS163的状态表如下，试用其设计一个9进制加计数器（可增加门电路），画出逻辑连接图。
4、设计一个“110”序列检查电路，写出最简状态转化表。