8-数值比较器解析
74LS系列芯片名称及解释+
双j-k触发器(带预置端,共清除端和时钟端
74ls116
双四位锁存器
74ls120
双脉冲同步器/驱动器
74ls121
单稳态触发器(施密特触发)
74ls122
可再触发单稳态多谐振荡器(带清除端)
74ls123
可再触发双单稳多谐振荡器
74ls125
四总线缓冲门(三态输出)
74ls126
四总线缓冲门(三态输出)
8输入端多路转换器/数据选择器/寄存器,三态补码输出
74ls355
8输入端多路转换器/数据选择器/寄存器,三态补码输出
74ls356
8输入端多路转换器/数据选择器/寄存器,三态补码输出
74ls357
8输入端多路转换器/数据选择器/寄存器,三态补码输出
74ls365
6总线驱动器
74ls366
六反向三态缓冲器/线驱动器
4*4并行二进制乘法器
74ls275
七位片式华莱士树乘法器
74ls276
四jk触发器
74ls278
四位可级联优先寄存器
74ls279
四s-r锁存器
74ls280
9位奇数/偶数奇偶发生器/较验器
74ls283
4位二进制全加器
74ls290
十进制计数器
74ls291
32位可编程模
74ls293
4位二进制计数器
74ls73
双j-k触发器(带清除端)
74ls74
正沿触发双d型触发器(带预置端和清除端)
74ls75
4位双稳锁存器
74ls76
双j-k触发器(带预置端和清除端)
74ls77
4位双稳态锁存器
数值比较器 数电课件
出：
。
Li Ai Bi 、Mi Ai Bi 、Gi Ai Bi
3. 真值表
一位数值比较器的真值表如表4.4.1—1所示。
表4.4.1—1
4. 逻辑函数表达式
由表4.4.1—1可知，一位数值比较器的逻辑函数表达式为：
Li Ai Bi Mi Ai Bi Gi Ai Bi Ai Bi Ai Bi Ai Bi
。
CMOS电路
各级的级联输入端
必A须/ 预B先/预置为1，最低4位的级联输入端
必须预先预A置/ 为 B/，。A/ B/
0 ，1
这是因为在CMOS电路中L是由M和G来确定的。
L M gG M G
4位数值比较器CC14585的逻辑电路图
2. 并联扩展
返回
§4·4 数值比较器 （Digital Comparator）
所谓数值比较，是指对两个位数相同的二进制整数进行比较并判断它们之间的大小关 系。
一、一位数值比较器 1. 逻辑功能
我们把用来实现两个一位二进制数比较运算的组合逻辑电路，称为一位数值比较器。
2. 分析
Ⅰ. Ⅱ.
一由位于数比值较比结较果器的有有两大个于输、入 小于：和等于；三种A情i、况B，i 因此一位数值比较器有三个输
2. 真值表
四位数值比较器的真值表如表4.4.2—1所示。
表4.4.2—1
3. 功能表与逻辑函数表达式
设：
L A B， M A B， G A B；
Li Ai Bi ， Mi Ai Bi ， Gi Ai Bi ；
L/ A/ B/ ， M / A/ B/ ，G/ A/ B/ 。
比较器解读
A
1
3、4位数值比较器
比 较 输 入 A3 B3 A3 >B3 A3 <B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A2 B2 × × A2 >B2 A2 <B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A1 B1 × × × × A1 >B1 A1 <B1 A1 =B1 A1 =B1 A1 =B1 A1 =B1 A1 =B1 A0 B0 × × × × × × A0 >B0 A0 <B0 A0 =B0 A0 =B0 A0 =B0 级 联 输 入 A'>B' A'<B' A'=B' × × × × × × × × × × × × × × × × × × × × × × × × 1 0 0 0 1 0 0 0 1 输 出 A>B A<B A=B 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1
真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0 和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。 A‘与B’是另外两个低位数，设置低位数比较结果输入端，
是为了能与其它数值比较器连接，以便组成更多位数的数值
比较器；3个输出信号 L1(A＞B)、L2(A＜B)、和L3(A＝B)
A2 A=B A'>B' A'<B' A' =B' A1 VSS (b) CMOS 数值比较器引脚图
组合逻辑电路7、8、9节
4.7比较器导读:在这一节中，你将学习：⏹数值比较器的概念⏹一位数值比较器电路⏹集成数值比较器及应用用来完成两个二进制数A、B大小比较的逻辑电路称为数值比较器，简称比较器。
其比较结果有A>B、A<B、A=B 三种情况。
4.7.1 1位数值比较器一位数值比较器是比较器的基础。
它只能比较两个一位二进制数的大小，图4-57所示为一个一位二进制比较器，可以通过分析得到它的输出逻辑表达式为：BA L=1；BAL=2；BABAABBAL+=+=3由输出逻辑表达得1位数值比较器的真值表如表4-24所示。
图4-57 1位二进制比较器表4-24 1位数值比较器的真值表由真值表可知，将逻辑变量A，B的取值当作二进制数，当A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。
4.7.2 集成数值比较器多位数值比较器的设计原则是先从高位比起,高位不等时，数值的大小由高位确定。
若高位相等,则再比较低位数,比较结果由低位的比较结果决定。
常用的集成数值比较器有4位数值比较器74LS85，其功能表如表4-25所示，从表4-25中可看出：表4-25 74LS85功能表真值表中的输入变量包括八个比较输入端A 3、B 3、A 2、B 2、A 1、B 1 、A 0、B 0和三个级联输入端A ＇>B ＇、A ＇<B ＇和A ＇=B ＇。
级联输入端是为了便于输入低位数比较结果，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器。
3个输出信号 L 1(A ＞B )、L 2(A ＞B )、和L 3(A ＝B )分别表示本级的比较结果。
74LS85的逻辑图和引脚图如图4-58所示。
图4-58 74LS85的逻辑图和引脚图4.7.3 集成数值比较器应用举例数值比较器就是比较两个二进制数的大小，如果二进制数的位数比较多，就需将几片数值比较器连接进行扩展，数值比较器的扩展方式有并联和串联两种。
图4-59为两片四位二进制数值比较器串联扩展为八位数值比较器。
8bitcmp比较器原理
8bitcmp比较器原理
8位比较器是一种电子元件，用于比较两个8位二进制数的大
小关系。
它通常由多个逻辑门组成，比如AND门、OR门和XOR门等。
比较器的原理是将两个8位二进制数分别输入到比较器的两个输入端，然后比较器会将这两个数进行逐位比较，最终确定它们的大小
关系。
具体来说，比较器会逐位比较这两个二进制数的对应位，从高
位到低位依次比较。
当比较器发现两个对应位上的数字不相同时，
它会确定这两个数的大小关系，然后输出相应的信号来表示比较结果。
比较器通常会有三种输出信号，等于（=）、大于（>）和小于（<），这些信号会根据比较结果的不同而输出。
在比较器的电路设计中，需要考虑如何实现逐位比较、如何处
理进位和借位等问题。
一般来说，比较器会采用级联的方式，将多
个单位比较器连接起来，以实现对8位二进制数的比较。
在比较器
的设计中，还需要考虑到延迟时间、功耗和稳定性等因素。
总的来说，8位比较器的原理是通过逐位比较两个8位二进制
数的大小关系，然后输出相应的信号来表示比较结果。
它是数字电
路中常用的元件，用于在计算机和其他电子设备中进行数字大小的比较和判断。
8位数值比较器4585电路的设计
08级学生数字电路课程设计数字电路课程设计报告书课题名称8位数值比较器的设计姓名张龙学号0812501*04院、系、部物理与电信工程系专业电子科学与技术指导教师张学军2010年06月23日一、设计任务及要求：设计任务：设计一个8位数值比较电路要求：接通电源后，高电平（5V）为对应逻辑输入1；低电平（接地，0V）对应逻辑输入0。
由单刀双掷开关实现逻辑0和1之间的状态转换。
要求能够比较输入的任意一组8位二进制数。
指导教师签名：2010年06月23日二、指导教师评语：指导教师签名：2010年06月日三、成绩验收盖章：2010年06月日8位数值比较器4585电路的设计1 设计目的（1）学习数值比较器在组合电路中的应用及数值比较器功能的拓展； （2）熟悉数值比较电路的工作原理； （3）熟悉数码管的使用；（4）了解简单数字系统实验、调试以及故障排除方法。
2 设计思路（1）设计一个8位二进制数值的输入电路；（2）设计一个反馈电路显示输入的8位二进制数值的大小； （3）通过比较器对所输入的数值进行比较。
3 设计过程3.1方案论证→→→→注意:因比较器比较得来的结果可从数码管处验证；故设计可行。
3.2电路设计8位数值输入部分在接通电源后，高电平（5V ）为对应逻辑输入1；低电平（接地，0V ）对应逻辑输入0。
由单刀双掷开关实现逻辑0和1之间输入的状态转换。
3.3电路的基本组成与工作原理电路的基本组成原理总图所下图1示。
主要由两片4位4585数值比较器、四个数码管、三个显示灯、16个单刀双掷开关及一个5V 电源组成。
8位数值输入电路 利用数码管客观显示所输入数值通过比较器比较两值的大小其中，三个数码管为X1、X2和X3；X1、X2和X3分别对应于红灯、绿灯和蓝灯（图2）打开电源开关，用A、B、C、D、E、F、G、H输入第一个数a，并用红色数码管显示其数值；用I、J、K、L、M、N、O、P输入第二个数b，并用蓝色数码管显示其数值；当a>b时，红灯亮；当a=b时，绿灯亮；当a<b时，蓝灯亮。
数值比较器--徐艺萍
2.6 数值比较器在数字系统中，特别是在计算机中常常需要对两个数的大小进行比较。
数值比较器就是对两个二进制数A、B进行比较，以判断其大小的逻辑电路。
比较的结果有A>B，A<B和A=B三种情况。
1．基本原理下面以2位的数值比较器为例，来说明数值比较器的工作原理。
2位数值比较器有两个2位的输入端为A1A0和B1B0，有三个1位输出端F A>B，F A<B和F A=B。
2位数值比较器的真值表如表2.6.1所示。
表2.6.1两位数值比较器的真值表由真值表，我们可以看出：当高位（A1、B1）不相等时，无需比较低位（A0、B0），两个数的比较结果就是高位比较的结果。
当高位相等时，两数的比较结果由低位比较的结果决定。
根据这个原理，我们也可以设计出更多位的数值比较器。
由真值表可以写出如下逻辑表达式：根据逻辑表达式可以画出逻辑图，如图2.6.1所示。
图2.6.12位数值比较器逻辑图2．实现方案通过FPGA来实现2位数值比较器的功能有以下几种方案：(1) 采用if….else语句来实现。
(2) 采用嵌套条件运算符“？：”来实现。
(3) 调用1位数值比较器模块来实现2位数值比较器。
3．FPGA的实现下面以第一种方案为例来进行FPGA的实现。
(1) 创建工程在创建工程的时候，注意器件族类型、器件型号、综合工具和仿真器的选择，在这里选择的器件族类型（Device Family）是Virtex2P，器件型号（Device）是XC2VP30 ff896 -7，综合工具（Synthesis Tool）是XST (VHDL/Verilog)，仿真器（Simulator）是ISE Simulator(VHDL/Verilog)。
(2) 设计输入Verilog HDL 代码如下：module comparator(A,B,out);input[1:0] A,B;output[2:0] out;reg [2:0] out;always @(A or B)beginif(A[1]>B[1]) out=3'b100;// out[2]对应于F A>Belse if(A[1]<B[1]) out=3'b010;// out[1]对应于F A<B else if(A[0]>B[0]) out=3'b100;// out[0]对应于F A=B else if(A[0]<B[0]) out=3'b010;else out=3'b001;endendmodule对于第一种方案还有下面一种描述方式：module comparator(A,B,out);input[1:0] A,B;output[2:0] out;reg [2:0] out;always @(A or B)beginif(A>B) out=3'b100;else if(A<B) out=3'b010;else out=3'b001;endendmodule对于第二种方案的Verilog HDL 代码如下：module comparator(A,B,out);input[1:0] A,B;output[2:0] out;wire [2:0] out;assign wire=(A>B)? 3'b100 :(A<B)? 3'b010 :3'b001;endmodule(3) 功能仿真①在sources窗口的“sources for”中选择“Behavioral Simulation”。
什么是数字比较器如何设计一个数字比较器电路
什么是数字比较器如何设计一个数字比较器电路数字比较器是一种电子器件，用于比较两个输入数字的大小，并产生相应的输出信号。
在数字电路中，数字比较器是一种基本的逻辑电路，常用于数字系统的控制和运算。
数字比较器通常由比较器和输出逻辑电路两部分组成。
比较器的作用是接收两个输入数字，并将比较结果输出给输出逻辑电路。
输出逻辑电路根据比较结果产生相应的输出信号。
设计一个数字比较器电路的步骤如下：1. 确定比较器的位数：根据需要比较的数字的位数确定比较器的位数。
比如，如果要比较8位二进制数字，那么需要设计一个8位的数字比较器。
2. 确定输入和输出的电平：根据系统的工作电平确定输入和输出的电平。
通常，数字比较器的输入电平为逻辑高电平和逻辑低电平，输出电平为0和1。
3. 设计比较器的逻辑电路：根据比较器的位数，使用逻辑门和触发器等基本逻辑电路元件设计比较器的逻辑电路。
比如，一个4位的数字比较器可以使用4个比较器和4个与门组成。
每个比较器接收两个输入位，并将比较结果输出。
4. 设计输出逻辑电路：根据比较结果设计输出逻辑电路。
比如，如果比较器的输出结果为"大于"，则输出逻辑电路产生逻辑高电平作为输出信号；如果比较结果为"等于"，则输出逻辑电路产生逻辑高电平作为输出信号；如果比较结果为"小于"，则输出逻辑电路产生逻辑低电平作为输出信号。
5. 连接电源和输入信号：将设计好的数字比较器电路连接到电源和输入信号源。
确保电路正常工作，并能正确比较输入数字的大小。
6. 测试和调整：使用测试信号对数字比较器进行测试，并根据测试结果对电路进行调整，确保比较器的准确性和稳定性。
设计一个数字比较器电路需要一定的电子电路基础知识和能力。
使用数字电路设计软件，如Verilog或VHDL等，可以更方便地设计和模拟数字比较器电路。
第10讲数值比较器
2.正确理解组合器件的工作原理。
3..熟练掌握常用组合逻辑器件的逻辑功能及使用方法。 4..了解组合逻辑电路中的竞争与冒险。
1. 代数识别法 一个变量以原变量和反变量出现在逻辑函数F中时，则
该变量是具有竞争条件的变量。如果消去其他变量（令其
他变量为0或1），留下具有竞争条件的变量， ①若函数出现
F A A
则产生负的尖峰脉冲的冒险现象，－－“0”型冒险； ②若函数出现
F A A
则产生正的尖峰脉冲的冒险现象，－－“1”型冒险。
最高位
IA <B IA=B A8 B8
最低位
IA<B IA=B
„
A4 B4
A3 B3
„
A0 B0
4.5 组合逻辑电路中的竞争与冒险
一、什么是竞争与冒险现象
1、竞争：我们把门电路两个输 入信号同时向相反的 电平跳变的现象叫做 竞争。 2、竞争—冒险：由于竞争而在 输出端可能产生不应 有的尖峰脉冲的现象 叫做竞争—冒险。
2. 引入选通脉冲法 毛刺仅发生在输入信号变化的瞬间，因此在这段时间 内先将门封锁，待电路进入稳态后，再加选通脉冲使输出 门电路开门。这样可以抑制尖峰脉冲的输出。该方法简单 易行，但选通信号的作用时间和极性等一定要合适。
4.5 组合逻辑电路中的竞争与冒险
3. 修改逻辑设计法－－增加冗余项 只要在其卡诺图上两卡诺圈相切处加一个卡诺圈，即
增加了一个冗余项，就可消除逻辑冒险。
Y AB AC
Y
BC A 00 0
1
01 1
11 1 1
10
1
Y AB AC BC
第3章 小结
组合逻辑电路的特点是，电路任一时刻的输出状态只决定于 该时刻各输入状态的组合，而与电路的原状态无关。组合电路就 是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 1.熟练掌握组合逻辑电路的设计和分析方法。
74LS电路multisim中的解释
74LS电路系列名称解释74ls00 2输入四与非门74ls01 2输入四与非门74ls02 2输入四或非门74ls03 2输入四与非门74ls04 六倒相器74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门74ls09 2输入四与门(oc)74ls10 3输入三与非门74ls11 3输入三与门74ls12 3输入三与非门(oc) 74ls13 4输入双与非门(斯密特触发) 74ls14 六倒相器(斯密特触发) 74ls15 3输入三与门(oc) 74ls16 六高压输出反相缓冲器/驱动器(oc,15v)74ls17 六高压输出缓冲器/驱动器(oc,15v) 74ls18 4输入双与非门(斯密特触发) 74ls19 六倒相器(斯密特触发) 74ls20 4输入双与非门74ls21 4输入双与门74ls22 4输入双与非门(oc) 74ls23 双可扩展的输入或非门74ls24 2输入四与非门(斯密特触发) 74ls25 4输入双或非门(有选通)74ls26 2输入四高电平接口与非缓冲器(oc,15v) 74ls27 3输入三或非门74ls28 2输入四或非缓冲器74ls30 8输入与非门74ls31 延迟电路74ls32 2输入四或门74ls33 2输入四或非缓冲器(集电极开路输出)74ls34 六缓冲器74ls35 六缓冲器(oc)74ls36 2输入四或非门(有选通) 74ls37 2输入四与非缓冲器74ls38 2输入四或非缓冲器(集电极开路输出)74ls39 2输入四或非缓冲器(集电极开路输出)74ls40 4输入双与非缓冲器74ls41 bcd-十进制计数器74ls43 4线-10线译码器(余3码输入) 74ls44 4线-10线译码器(余3葛莱码输入)74ls45 bcd-十进制译码器/驱动器74ls46 bcd-七段译码器/驱动器74ls47 bcd-七段译码器/驱动器74ls48 bcd-七段译码器/驱动器74ls49 bcd-七段译码器/驱动器(oc) 74ls50 双二路2-2输入与或非门(一门可扩展)74ls51 双二路2-2输入与或非门74ls51 二路3-3输入,二路2-2输入与或非门74ls52 四路2-3-2-2输入与或门(可扩展) 74ls53 四路2-2-2-2输入与或非门(可扩展) 74ls53 四路2-2-3-2输入与或非门(可扩展)74ls54 四路2-2-2-2输入与或非门74ls54 四路2-3-3-2输入与或非门74ls54 四路2-2-3-2输入与或非门74ls55 二路4-4输入与或非门(可扩展)74ls60 双四输入与扩展74ls61 三3输入与扩展74ls62 四路2-3-3-2输入与或扩展器74ls63 六电流读出接口门74ls64 四路4-2-3-2输入与或非门74ls65 四路4-2-3-2输入与或非门(oc)74ls70 与门输入上升沿jk触发器74ls71 与输入r-s主从触发器74ls72 与门输入主从jk触发器74ls73 双j-k触发器(带清除端)74ls74 正沿触发双d型触发器(带预置端和清除端)74ls75 4位双稳锁存器74ls76 双j-k触发器(带预置端和清除端)74ls77 4位双稳态锁存器74ls78 双j-k触发器(带预置端,公共清除端和公共时钟端) 74ls80 门控全加器74ls81 16位随机存取存储器74ls82 2位二进制全加器(快速进位)74ls83 4位二进制全加器(快速进位)74ls84 16位随机存取存储器74ls85 4位数字比较器74ls86 2输入四异或门74ls87 四位二进制原码/反码/oi单元74ls89 64位读/写存储器74ls90 十进制计数器74ls91 八位移位寄存器74ls92 12分频计数器(2分频和6分频)74ls93 4位二进制计数器74ls94 4位移位寄存器(异步)74ls95 4位移位寄存器(并行io)74ls96 5位移位寄存器74ls97 六位同步二进制比率乘法器74ls100 八位双稳锁存器74ls103 负沿触发双j-k主从触发器(带清除端)74ls106 负沿触发双j-k主从触发器(带预置,清除,时钟) 74ls107 双j-k主从触发器(带清除端)74ls108 双j-k主从触发器(带预置,清除,时钟)74ls109 双j-k触发器(带置位,清除,正触发)74ls110 与门输入j-k主从触发器(带锁定)74ls111 双j-k主从触发器(带数据锁定)74ls112 负沿触发双j-k触发器(带预置端和清除端)74ls113 负沿触发双j-k触发器(带预置端)74ls114 双j-k触发器(带预置端,共清除端和时钟端)74ls116 双四位锁存器74ls120 双脉冲同步器/驱动器74ls121 单稳态触发器(施密特触发)74ls122 可再触发单稳态多谐振荡器(带清除端)74ls123 可再触发双单稳多谐振荡器74ls125 四总线缓冲门(三态输出)74ls126 四总线缓冲门(三态输出)74ls128 2输入四或非线驱动器74ls131 3-8译码器74ls132 2输入四与非门(斯密特触发)74ls133 13输入端与非门74ls134 12输入端与门(三态输出)74ls135 四异或/异或非门74ls136 2输入四异或门(oc)74ls137 八选1锁存译码器/多路转换器74ls138 3-8线译码器/多路转换器74ls139 双2-4线译码器/多路转换器74ls140 双4输入与非线驱动器74ls141 bcd-十进制译码器/驱动器74ls142 计数器/锁存器/译码器/驱动器74ls145 4-10译码器/驱动器74ls147 10线-4线优先编码器74ls148 8线-3线八进制优先编码器74ls150 16选1数据选择器(反补输出)74ls151 8选1数据选择器(互补输出)74ls152 8选1数据选择器多路开关74ls153 双4选1数据选择器/多路选择器74ls154 4线-16线译码器74ls155 双2-4译码器/分配器(图腾柱输出)74ls156 双2-4译码器/分配器(集电极开路输出) 74ls157 四2选1数据选择器/多路选择器74ls158 四2选1数据选择器(反相输出)74ls160 可预置bcd计数器(异步清除)74ls161 可预置四位二进制计数器(并清除异步) 74ls162 可预置bcd计数器(异步清除)74ls163 可预置四位二进制计数器(并清除异步) 74ls164 8位并行输出串行移位寄存器74ls165 并行输入8位移位寄存器(补码输出)74ls166 8位移位寄存器74ls167 同步十进制比率乘法器74ls168 4位加/减同步计数器(十进制)74ls169 同步二进制可逆计数器74ls170 4*4寄存器堆74ls171 四d触发器(带清除端)74ls172 16位寄存器堆74ls173 4位d型寄存器(带清除端)74ls174 六d触发器74ls175 四d触发器74ls176 十进制可预置计数器74ls177 2-8-16进制可预置计数器74ls178 四位通用移位寄存器74ls179 四位通用移位寄存器74ls180 九位奇偶产生/校验器74ls181 算术逻辑单元/功能发生器74ls182 先行进位发生器74ls183 双保留进位全加器74ls184 bcd-二进制转换器74ls185 二进制-bcd转换器74ls190 同步可逆计数器(bcd,二进制)74ls191 同步可逆计数器(bcd,二进制)74ls192 同步可逆计数器(bcd,二进制)74ls193 同步可逆计数器(bcd,二进制)74ls194 四位双向通用移位寄存器74ls195 四位通用移位寄存器74ls196 可预置计数器/锁存器74ls197 可预置计数器/锁存器(二进制)74ls198 八位双向移位寄存器74ls199 八位移位寄存器74ls210 2-5-10进制计数器74ls213 2-n-10可变进制计数器74ls221 双单稳触发器74ls230 八3态总线驱动器74ls231 八3态总线反向驱动器74ls240 八缓冲器/线驱动器/线接收器(反码三态输出) 74ls241 八缓冲器/线驱动器/线接收器(原码三态输出) 74ls242 八缓冲器/线驱动器/线接收器74ls243 4同相三态总线收发器74ls244 八缓冲器/线驱动器/线接收器74ls245 八双向总线收发器74ls246 4线-七段译码/驱动器(30v)74ls247 4线-七段译码/驱动器(15v)74ls248 4线-七段译码/驱动器74ls249 4线-七段译码/驱动器74ls251 8选1数据选择器(三态输出)74ls253 双四选1数据选择器(三态输出)74ls256 双四位可寻址锁存器74ls257 四2选1数据选择器(三态输出)74ls258 四2选1数据选择器(反码三态输出)74ls259 8为可寻址锁存器74ls260 双5输入或非门74ls261 4*2并行二进制乘法器74ls265 四互补输出元件74ls266 2输入四异或非门(oc)74ls270 2048位rom (512位四字节,oc)74ls271 2048位rom (256位八字节,oc)74ls273 八d触发器74ls274 4*4并行二进制乘法器74ls275 七位片式华莱士树乘法器74ls276 四jk触发器74ls278 四位可级联优先寄存器74ls279 四s-r锁存器74ls280 9位奇数/偶数奇偶发生器/较验器74ls28174ls283 4位二进制全加器74ls290 十进制计数器74ls291 32位可编程模74ls293 4位二进制计数器74ls294 16位可编程模74ls295 四位双向通用移位寄存器74ls298 四-2输入多路转换器(带选通)74ls299 八位通用移位寄存器(三态输出)74ls348 8-3线优先编码器(三态输出)74ls352 双四选1数据选择器/多路转换器74ls353 双4-1线数据选择器(三态输出)74ls354 8输入端多路转换器/数据选择器/寄存器,三态补码输出74ls355 8输入端多路转换器/数据选择器/寄存器,三态补码输出74ls356 8输入端多路转换器/数据选择器/寄存器,三态补码输出74ls357 8输入端多路转换器/数据选择器/寄存器,三态补码输出74ls365 6总线驱动器74ls366 六反向三态缓冲器/线驱动器74ls367 六同向三态缓冲器/线驱动器74ls368 六反向三态缓冲器/线驱动器74ls373 八d锁存器74ls374 八d触发器(三态同相)74ls375 4位双稳态锁存器74ls377 带使能的八d触发器74ls378 六d触发器74ls379 四d触发器74ls381 算术逻辑单元/函数发生器74ls382 算术逻辑单元/函数发生器74ls384 8位*1位补码乘法器74ls385 四串行加法器/乘法器74ls386 2输入四异或门74ls390 双十进制计数器74ls391 双四位二进制计数器74ls395 4位通用移位寄存器74ls396 八位存储寄存器74ls398 四2输入端多路开关(双路输出)74ls399 四-2输入多路转换器(带选通)74ls422 单稳态触发器74ls423 双单稳态触发器74ls440 四3方向总线收发器,集电极开路74ls441 四3方向总线收发器,集电极开路74ls442 四3方向总线收发器,三态输出74ls443 四3方向总线收发器,三态输出74ls445 bcd-十进制译码器/驱动器,三态输出74ls446 有方向控制的双总线收发器74ls448 四3方向总线收发器,三态输出74ls449 有方向控制的双总线收发器74ls465 八三态线缓冲器74ls466 八三态线反向缓冲器74ls467 八三态线缓冲器74ls468 八三态线反向缓冲器74ls490 双十进制计数器74ls540 八位三态总线缓冲器(反向)74ls541 八位三态总线缓冲器74ls589 有输入锁存的并入串出移位寄存器74ls590 带输出寄存器的8位二进制计数器74ls591 带输出寄存器的8位二进制计数器74ls592 带输出寄存器的8位二进制计数器74ls593 带输出寄存器的8位二进制计数器74ls594 带输出锁存的8位串入并出移位寄存器74ls595 8位输出锁存移位寄存器74ls596 带输出锁存的8位串入并出移位寄存器74ls597 8位输出锁存移位寄存器74ls598 带输入锁存的并入串出移位寄存器74ls599 带输出锁存的8位串入并出移位寄存器74ls604 双8位锁存器74ls605 双8位锁存器74ls606 双8位锁存器74ls607 双8位锁存器74ls620 8位三态总线发送接收器(反相)74ls621 8位总线收发器74ls622 8位总线收发器74ls623 8位总线收发器74ls640 反相总线收发器(三态输出)74ls641 同相8总线收发器,集电极开路74ls642 同相8总线收发器,集电极开路74ls643 8位三态总线发送接收器74ls644 真值反相8总线收发器,集电极开路74ls645 三态同相8总线收发器74ls646 八位总线收发器,寄存器74ls647 八位总线收发器,寄存器74ls648 八位总线收发器,寄存器74ls649 八位总线收发器,寄存器74ls651 三态反相8总线收发器74ls652 三态反相8总线收发器74ls653 反相8总线收发器,集电极开路74ls668 4位同步加/减十进制计数器74ls669 带先行进位的4位同步二进制可逆计数器74ls670 4*4寄存器堆(三态)74ls671 带输出寄存的四位并入并出移位寄存器74ls672 带输出寄存的四位并入并出移位寄存器74ls673 16位并行输出存储器,16位串入串出移位寄存器74ls674 16位并行输入串行输出移位寄存器74ls681 4位并行二进制累加器74ls682 8位数值比较器(图腾柱输出)74ls683 8位数值比较器(集电极开路)74ls684 8位数值比较器(图腾柱输出)74ls685 8位数值比较器(集电极开路)74ls686 8位数值比较器(图腾柱输出)74ls687 8位数值比较器(集电极开路)74ls688 8位数字比较器(oc输出)74ls689 8位数字比较器74ls690 同步十进制计数器/寄存器(带数选,三态输出,直接清除)74ls691 计数器/寄存器(带多转换,三态输出)74ls692 同步十进制计数器(带预置输入,同步清除)74ls693 计数器/寄存器(带多转换,三态输出)74ls696 同步加/减十进制计数器/寄存器(带数选,三态输出,直接清除) 74ls697 计数器/寄存器(带多转换,三态输出)74ls698 计数器/寄存器(带多转换,三态输出)74ls699 计数器/寄存器(带多转换,三态输出)74ls716 可编程模n十进制计数器74ls718 可编程模n十进制计数器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
全加器能把本位两个加数An 、 Bn 和来自低位 的进位Cn-1三者相加，得到求和结果Sn 和该位的进 位信号Cn 。
An Bn Cn-1 000
Sn Cn 00
001
10
010
10
由真值表写
011
01
最小项之和
100
10
式，再稍加
101
D0 = D3 =D5 =D7 =1
12/14/2019
D1 = D2 =D4 =D6 =0 S＝0
具体电路见图3-21：
•
仿真
图3-21 例3-5电路图
真值表对照法
注意变量 高12低/14/位2019顺序！
•
ABC F 000 1 001 0 010 0 011 1 100 0 101 1 110 0 111 1
LED数码管？
4.4 数据选择器
在多路数据传送过程中，能够根据需要 将其中任意一路挑选出来的电路，叫做数据 选择器，也称为多路选择器,其作用相当于多 路开关。
常见的数据选择器有四选一、八选一、 十六选一电路。
4.4.1 数据选择器的工作原理
以四选一数据选择器为例。
Y ( A(11,)A四0 )选一S数(m据0选D择0 器m的1逻D1辑电m路2图D2 m3D3 )
Sn Cn 00 10 10 01 10 01 01 11
Cn An BnCn1 An BnCn1 An Bn ( An Bn )Cn1 An Bn
Sn An Bn Cn1
由表达式得
Cn ( An Bn )Cn1 AnBn 逻辑图：
仿真
图3-22 全加器 （a）电路图 （b）逻辑符号
例3-6 试用八选一电路实现三变量多数表决电路。
1解2/14：/201假9 设三变量为A、B、C，表决结果为F，则
真值表如表3-11所示。 A B C• F
000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1 表3-11 例3-6的真值表
则
F ( A, B,C ) m3 m5 m6 m7
在八选一电路中，将A、B、C从A2、A1、A0
输入，令 D3 = D5 =D6 =D7 =1
D0 = D1 =D2 =D4 =0 S＝0
F＝Y
则可实现三变量多数表决电路，具体电路图请 读者自行画出。
思考：
若用8选1实现4变量的函数， 1或2/14者/201用9 4选1实现3变量的函数， 即地址输入端的个数比变 •量个数小1，
•
禁止 状态
工作 状态
3.4.3 应用举例
1. 功能扩展 用两片八选一数据选择器74LS151，可以构成
十六选一数据选择器。
试回忆用两片3－8线译码器74LS138实现4－ 16线译码器的方法。
利用使能端（控制端）。
12/14/2019 •
输出需适当处理（该例接或门）
仿真
扩展位 接
图3-2控0 制用端74LS15A13构=成1时十六，选片一Ⅰ数禁据止选，择器片Ⅱ工作
3.4 数据选择器
结束
3.4.1 数据选择器的工作原理
12/14/2019
放映
3.4.2 八选一数据选择器74LS151 •
3.4.3 应用举例
3.5 加法器
3.5.1 全加器 3.5.2 多位加法器
3.6 数值比较器
复习
12/14L/2E019D数码管有哪两种形式 ？
•
高电平有效的七段显示译码器应驱动哪种
如何实现？如：
ABC
F
000
1
001
0
010
0
011
1
100
0
101
1
110
0
111
1
输入 S A1 A0 0 ×× 100 101 110 111
输出 Y
0 D0 D1 D2 D3
3.5 加法器
算术运算是数字系统的基本功能，更是计算机 中不可缺少的组成单元。本节介绍实现加法运算的 逻辑电路。
3.5.1 全加器01源自变换得：11001
111
11
Sn An BnCn1表3A-1n2Bn全C加n器1 的A真n值B表n Cn1 An BnCn1
An (Bn Cn1) An (Bn Cn1) An Bn Cn1
由真值表写 最小项之和 式，再稍加
变换得：
An Bn Cn-1 000 001 010 011 100 101 110 111
3.5.2 多位加法器
全加器可以实现两个一位二进制数的相加， 要实现多位二进制数的相加，可选用多位加法器 电路。
74LS283电路是一个四位加法器电路，可实 现两个四位二进制数的相加，其逻辑符号如图323所示。
图3-23 74LS283电路的逻辑符号
CI是低位的进位， CO是向高位的进位， A3A2A1A0和B3B2B1B0是两个二进制待加数， S3、S2、S1、S0是对应各位的和。
A3 =0时，片Ⅰ工作，片Ⅱ禁止
2． 实现组合逻辑函数
组合逻12/辑14/2函019数 F ( A, B,C ) mi (i 0 ~ 7)
•
7
8选1
Y ( A2, A1, A0) mi Di
i0
3
4选1
Y ( A1, A0) mi Di
i0
比较可知，表达式中都有最小项mi，利用数 据选择器可以实现各种组合逻辑函数。
D0
101
D1
110
D2
111
D3
表4-9 四选一数据选择器的功能表
3.4.2 八选一数据选择器74LS151
图4-19 74LS151的逻辑符号
三个地址输入端A2、A1、A0， 八个数据输入端D0~D7， 两个互补输出的数据输出端Y和Y， 一个控制输入端S。
12/14/2019
表3-10 74LS151的功能表
例3-5 试用八选一电路实现
F ABC ABC ABC ABC
解：将A、B、C分别从A2、A1、A0输入，作为 输入变量，把Y端作为输出F。因为逻辑表达式中的 各乘积项均为最小项，所以可以改写为
F ( A, B, C ) m0 m3 m5 m7
根据八选一数据选择器的功能，令
输出端
地址 输入端
数据 输入端
图4-18
四选一数据选择器电路
控制 输入端
Y ( A1, A0 ) S(m0 D0 m1D1 m2 D2 m3D3)
(2)四选一数据选择器的功能表
输入 S A1 A0 0 ××
输出 Y 0
3
Y ( A1, A0 ) S mi Di
i 0
100