3位计时电路设计,EDA(二)数字部分 电子线路仿真实验报告 ,南京理工大学紫金学院
(最新版)南京理工大学EDA设计实验报告
摘要通过实验学习和训练，掌握基于计算机和信息技术的电路系统设计和仿真方法。
要求：1. 熟悉Multisim软件的使用，包括电路图编辑、虚拟仪器仪表的使用和掌握常见电路分析方法。
2. 能够运用Multisim软件对模拟电路进行设计和性能分析，掌握EDA设计的基本方法和步骤。
Multisim常用分析方法：直流工作点分析、直流扫描分析、交流分析。
掌握设计电路参数的方法。
复习巩固单级放大电路的工作原理，掌握静态工作点的选择对电路的影响。
了解负反馈对两级放大电路的影响，掌握阶梯波的产生原理及产生过程。
关键字：电路仿真 Multisim 负反馈阶梯波目次实验一 (1)实验二.............................................................................................11实验三 (17)实验一单级放大电路的设计与仿真一、实验目的1.设计一个分压偏置的单管电压放大电路，要求信号源频率5kHz(峰值10mV) ，负载电阻5.1kΩ，电压增益大于50。
2.调节电路静态工作点(调节电位计)，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。
3.调节电路静态工作点(调节电位计)，使电路输出信号不失真，并且幅度尽可能大。
在此状态下测试：①电路静态工作点值；②三极管的输入、输出特性曲线和β、r be 、r ce值；③电路的输入电阻、输出电阻和电压增益；④电路的频率响应曲线和f L、f H值。
二、实验要求1.给出单级放大电路原理图。
2.给出电路饱和失真、截止失真和不失真且信号幅度尽可能大时的输出信号波形图，并给出三种状态下电路静态工作点值。
3.给出测试三极管输入、输出特性曲线和β、r be 、r ce值的实验图，并给出测试结果。
4.给出正常放大时测量输入电阻、输出电阻和电压增益的实验图，给出测试结果并和理论计算值进行比较。
南京理工大学EDA设计实验报告
目录设计一单级放大电路设计 (3)一、设计要求 (3)二、实验原理图 (3)三、实验过程及测试数据 (3)1. 调节电路静态工作点，测试电路饱和失真、截止失真和不失真的输出信号波形图，以及三种状态下电路静态工作点值。
(3)2. 在正常放大状态下，测试三极管输入、输出特性曲线以及、的值。
(7)3. 在正常放大状态下，测试电路的输入电阻、输出电阻和电压增益。
.94. 在正常放大状态下，测试电路的频率响应曲线和、值。
(10)四、实验数据整理 (11)五、实验数据分析 (11)设计二差动放大电路设计 (13)一、设计要求 (13)二、实验原理图 (13)三、实验过程及测试数据 (13)1.双端输出时，测试电路每个三极管的静态工作点值和、、值。
(13)2. 测试电路双端输入直流小信号时，电路的、、、值。
173. 测试射级恒流源的动态输出电阻。
(21)四、实验数据整理 (21)五、实验数据分析 (22)设计三负反馈放大电路设计 (24)一、设计要求 (24)二、实验原理图 (24)三、实验过程及测试数据 (24)1. 测试负反馈接入前，电路的放大倍数、输入电阻、输出电阻。
(24)2. 测试负反馈接入后，电路的放大倍数、输入电阻、输出电阻并验证。
(25)3. 测试负反馈接入前，电路的频率特性和、值，以及输出开始出现失真时的输入信号幅度。
(27)4. 测试负反馈接入后，电路的频率特性和、值，以及输出开始出现失真时的输入信号幅度。
(28)四、实验数据整理 (30)五、实验数据分析 (31)设计四阶梯波发生器设计 (31)一、设计要求 (31)二、实验原理图 (32)三、实验过程及与仿真结果 (32)1.方波发生器 (33)2.方波电路+微分电路 (34)3.方波电路+微分电路+限幅电路 (35)4.方波电路+微分电路+限幅电路+积分电路 (36)5.阶梯波发生总电路 (36)四、实验结果分析 (38)五、技术改进 (38)设计一单级放大电路设计一、设计要求1.设计一个分压偏置的单管电压放大电路，要求信号源频率20kHz，峰值5mV，负载电阻1.8kΩ，电压增益大于50。
南理工EDA2多功能数字钟设计实验报告(蒋立平)——优秀课件
EDAⅡ实验报告 --多功能数字钟学院专业:学生学号:指导老师:蒋立平交稿时间:2012年3月25日摘要本实验借助于quartusⅡ软件设计一个多功能的数字时钟，具有24小时计时、星期显示、保持、清零、校分校时校星期、整点报时等基本功能，并在此基础上添加了闹钟、音乐闹钟、秒表等附加功能。
同时，留有万年历的接口可以方便的进行扩展。
.利用quartusⅡ进行相应的设计、仿真、调试，最后下载到SmartSOPC实验系统上验证设计的正确性。
关键词：多功能数字时钟，quartusⅡ,计时，星期显示，整点报时，闹钟，秒表ABSTRACTThis experiment is to design a multifunctional digital clock with quartus Ⅱ.The multifunctional digital clock has varities of the functions like 24-hour timer,keeping,clearing zero,adjusting time and chime on integral hour .It also include additional functions such as week，keeping，clearing zero，adjusting week，60 seconds countdown and so on.At the sametimes,it can be added calendar.we designed and simulated with quartusⅡ.Finally downloaded it to the experiment platform to test.Key words:multifunctional digital clock,quartusⅡ,time,week,chime on integral hour, alarm clock,stopwatch目录1 ……………………………………………………设计要求2 ……………………………………………………方案论证3 ……………………………………基本计时模块设计原理3.1………………………………………基本计时电路的设计3.1.1……………………………………脉冲发生电路的设计3.1.2…………………………………………计时电路的设计3.2………………………………………………闹钟电路的设计3.2.1…………………………闹钟定时与计时校时校分复用电路3.2.2………………………………………………闹钟定时分清零3.2.3………………………………………………………比较电路3.2.4…………………………………………………硬件电路音乐3.2.5…………………………………………………VHDL音乐电路3.2.6……………………………………………闹钟音乐选择电路3.2.7……………………………………………报时音乐选择电路3.3………………………………………………秒表电路的设计3.3.1…………………………………………………模100计数器3.3.2……………………………………………………………秒表3.4…………………………………………切换模式电路的设计4 ………………………………多功能数字时钟的整体结构5………………………………………程序下载、仿真与调试6………………………………………………实验总结与感想多功能数字钟设计一、题目简介二、设计要求1.1设计一个基本的计时、计星期的数字时钟1.2 具体设计要求如下：1.2.1能够进行正常的星期、时、分、秒的计时功能；1.2.2 由七个数码管显示，从左到右分别为时十位、时个位、分十位、分个位、秒十位、秒个位、星期；星期为1、2、3、4、5、6、8来表示周一到周日；1.2.3 计时电路的开关分配（1）k1是计时电路的使能开关（k1=0正常计时，k1=1时钟保持）；（2）k2是计时电路的清零/秒表清零/闹钟定时清零复用开关（在不同的模式显示下，k2=0时正常计，k2=1时清零）；（3）k3是计时电路的校分/闹钟电路定分复用开关（k3=0正常计时，k3=1进行校分）；（4）k4是计时电路的校时/闹钟电路定时复用开关（k4=0正常计时，k4=1进行校时）；（5）k5是计时电路的校星期开关（k5=正常计时，k5=1进行校星期）；（6）k6为闹钟开关，k7、k8是基本计时电路、闹钟、秒表的显示选择开关（k8k7=00显示基本计时模式；k8k7=01显示闹钟，但闹钟的开关k6=1时闹钟才进入闹钟模式，即k7k8 k6=011可以进行闹钟的定时，在这个显示下闹钟的音乐是《欢乐颂》，切换到其他的显示（且k6=1）如计时和秒表时闹钟的音乐就是《友谊地久天长》；k8k7=10是秒表模式，其中k6k7 k8=100秒表正常计时，k6k7k8=101秒表保持；k7k8=11是万年历模式，留做扩展时使用）；1.2.4整点报时功能（当时钟计到59分53秒、55秒、57秒时报时频率为500hz,59秒报时频率为1Khz）；1.2.5闹钟及音乐闹钟功能k6k7=01X闹钟模式中可以进行定时和音乐切换，本系统中有两首音乐，一- 1 -首是通过原理图实现的，另一首是通过VHDL语言实现的；1.2.6秒表功能秒表由分十位、分个位、秒十位、秒个位、分秒十位、分秒个位组成，分秒为模100的计数器工作于100hz频率，秒位和分位均为模60的计数器；1.2.7万年历功能由于时间问题并未将万年历实现，但是当时在进行电路设计时就考虑到要预留出必要的接口，方便以后的扩展。
南理工电工电子综合实验(II)数字钟优秀
南京理工大学电工电子综合实验（II）实验报告姓名：学号：学院：专业：指导老师：目录一、实验内容 (3)二、设计原理 (3)分部原理图 (4)1.脉冲信号发生电路 (4)2.计时与显示电路 (4)3.校分电路 (5)4.清零电路 (6)5.报时电路 (7)整体原理图 (8)三、遇到的问题及解决方法 (9)四、实验体会 (9)五、附录 (10)1.元件清单 (10)2.芯片引脚图和功能表 (11)3.参考文献 (12)一、实验内容1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的1HZ脉冲信号。
2、设计计时电路，完成 0分00秒—9分59秒的计时功能。
3、设计清零电路，具有开机自动清零功能，并且在任何时候，闭合清零开关，可以进行计时器清零。
4、设计校分电路，在任何时候，闭合校分开关，可进行快速校分。
5、设计报时电路，使数字计时器从9分53秒开始报时，每隔两秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ），9分59秒发高音（频率2KHZ）。
二、设计原理数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。
其原理框图如下：图1：数字计时器原理框图数字计时器以一个标准频率（1Hz）进行计数，实验使用了石英晶体振荡器构成脉冲发生电路以保证其准确与稳定。
为使电路更加简单，使用CD4518对计时器的秒个位和分十位进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数。
利用计数器的异步清零端，通过简单的电路使电路具有开机清零功能和随时清零功能。
利用校分电路，校正分时刻的数字，并可以利用校分先于蜂鸣电路来节省时间。
分部原理图：1.脉冲信号发生电路振荡器是数字时钟的重要组成部分。
石英晶体振荡器提供的脉冲频率为32768Hz（=215Hz），而分频器CC4060的最大分频系数是214，因此两者组合最小可提供2Hz的脉冲信号，为得到秒脉冲信号，还需经过一个二分频器件（由D 触发器74LS74实现）。
南京理工大学EDA(2)实验报告
南京理工大学EDA(2)实验报告--------多功能数字钟学生姓名：林晓峰学号：912104220143 专业：通信工程指导教师:2014年12月10日摘要本次实验利用QuartusII7.0软件设计了一个具有24小时计时、保持、清零、快速校时校分、整点报时、动态显示等功能的的多功能数字钟。
并利用QuartusII7.0软件对电路进行了详细的仿真，同时通过SMART SOPC实验箱对电路的实验结果进行验证。
报告分析了整个电路的工作原理，还分别说明了设计各子模块的方案和编辑、仿真、并利用波形图验证各子模块的过程。
并且介绍了如何将各子模块联系起来，合并为总电路。
最后对实验过程中产生的问题提出自己的解决方法。
并叙述了本次实验的实验感受与收获。
关键词：QuartusII7.0 多功能数字钟保持清零整点报时校时校分动态显示 SMART SOPCAbstractThis experiment uses the QuartusII7.0 software todesign one to have 24 hours time, the maintenance, the reset,the fast timing school minute,the integral point reportstime and so on digital clocks.And using the QuartusII software realizes the multi-purpose digital clock simulation. Through the SmartSOPC experiment box, I confirm the result of this experiment.The report analyzes the electric circuit principle of work,and also illustrates the design of each module and editing, simulation, and the process of using the waveformto testing each Sub module. Meanwhile,it describes how the modules together, combined for a total circuit. Finally the experimental problems arising in the process of presenttheir solutions. And describes the experience and resultof this experiment.Keywords：QuartusII7.0 Digital clock maintenancereset time alarm change minute and hour quickly dynamic display SMART SOPC目录封面 (1)摘要 (2)Abstract (3)目录 (4)1．设计要求 (5)2．实验原理 (6)3．模块电路设计 (7)3.1 脉冲发生电路 (7)3.2计数器 (10)3.3计时校正电路 (13)3.4整点报时电路 (17)3.5译码显示电路 (18)3.6附加电路 (19)4. 总电路图 (20)5．电路下载 (20)6．实验感想和收获 (21)6.1遇到的问题与解决方案 (22)6.2收获与感受 (23)6.3期望及要求 (23)7. 参考文献 (23)1.设计要求本次EDA设计利用Quartus II7.0软件设计一个多功能数字钟，并下载到Smart SOPC实验系统中进行验证。
3位计时电路设计,EDA(二)数字部分 电子线路仿真实验报告 ,南京理工大学紫金学院
EDA（二）数字部分电子线路仿真实验报告
实验名称：3位计时电路设计
姓名：
学号：
班级：通信
时间：2013.5
南京理工大学紫金学院电光系
一·实验目的
1·掌握74160等计数芯片的逻辑功能及使用方法。
2·了解3位计时电路的组成及工作原理。
二·实验原理
1.74160的逻辑符号及逻辑功能：
a.异步清零
b.同步置数
c.保持
d.同步计数
图1
2.用集成计数器构成任意进制计数器的方法
1）反馈复位法（清零法）
控制异步清零端CLR 来获得任意进制计数器。
D 0Q 1Q 2Q 3
Q 0CT=01,5D
D 1D 2D 3
C5/2,3,4+
M 1M 2
G 3
CTRDIV1CLR
LD EN
T
CLK
3CT=9
RCO
[1][2][4][8]
74160
CLK
Q Q Q (c)
(b)
(a) 1 2
3
4
5
6
74160构成模6计数器
2）反馈置位法（置数法）
利用计数器的预置数控制端来获得任意进制计数器。
图274160用置数法构成模6计数器三·实验内容
4位计时电路，最高位是7段显示器
每次55,57,59秒的时候灯泡亮一次，59分59秒电路图
在59分59秒的时候灯泡亮
四·小结与体会
通过此次对3位计时电路设计的学习，我学会了用74160等芯片制作带显示功能的三位计数器.。
三位计时电路设计,南京理工大学紫金学院vhdl实验报告,eda
EDA技术与应用实验报告实验名称：三位计时电路设计姓名：学号：班级：通信时间：2013南京理工大学紫金学院电光系一、实验目的1、学习利用顺序语句描述电路的方法。
2、学习进程、常用顺序语句的使用。
3、掌握分频电路的设计；掌握利用不完整条件语句构成时序逻辑电路的方法。
二、实验原理1、if语句if语句是具有条件控制功能的语句，它根据指定的条件及其条件是否成立来确定语句的执行顺序，格式如下。
1）格式1if 条件1 then第1组顺序语句；Elsif 条件2 then第2组顺序语句；……elsif 条件 n then第n组顺序语句；else第n＋1组顺序语句；end if；在该形式的if语句中，只要满足条件1到条件n中的一个条件就执行一条顺序语句，且最优先的条件为条件1，次要的条件列到后面。
2）格式2（嵌套）if 条件1 thenif 条件2 then……一组顺序语句end if;end if;在该形式的if语句中，只有满足条件1到条件n中的所有条件才能执行相应的顺序语句，且最优先的条件为条件1，次要的条件列到后面。
3）格式3if 条件 then顺序语句；else顺序语句；end if；注意：只有不完整的条件语句才能构成时序逻辑电路，完整的条件语句只能构成组合逻辑电路。
2、进程语句进程主要用于描述顺序语句，其格式如下：标记：process （敏感信号表）声明语句；begin顺序语句end process;声明语句中可以定义一些局部量，可以包括数据类型、常数、变量、属性、子程序等，不能定义信号。
进程语句本为一无限循环语句，进程的启动由敏感信号的变化来启动，否则必须有一个wait语句来激励。
虽然进程中包含了顺序语句，但是进程本身是并行语句，即同一结构体中不同进程是并行运行的。
信号和变量3、信号信号代表电路内部信号传输线路，在元件之间起互连作用，相当于连线，可以通过端口和其他模块相连接。
说明：1）信号时一个全局量，可以在ENTITY和ARCHITECTURE中定义，不可以在进程和子程序的顺序语句中定义信号，但可以在VHDL语句的并行部分和顺序部分同时使用。
EDAII实验报告—多功能数字钟2南京理工大学
EDA设计Ⅱ实验报告——多功能数字钟设计姓名：学号：11042203**指导老师：姜萍完成时间：2013年12月目录一、实验内容及要求 (5)二、电路设计原理 (5)三、各子模块设计 (7)1、脉冲信号发生电路 (7)2、计时电路 (10)3、译码显示电路 (15)4、校分(时)电路 (16)5、保持电路和清零电路 (18)6、整点报时电路 (18)7、最终的时钟电路 (19)四、调试仿真和编程下载 (20)五、实验总结 (21)附录、参考文献 (23)摘要：数字钟已经成为我们生活中不可或缺的一部分。
本文的内容便是多功能数字钟的设计，其具有24小时计时，调整时间，时间清零，时间保持，整点报时的功能。
首先文章介绍了实验的内容和要求，并对多功能数字钟的设计原理进行了介绍。
实验采用分模块设计最终整合的方法，对每一个模块进行封装，最终整合成一个总体的实验电路，完成多功能数字钟所要求的功能。
接着文章介绍了具体的试验方法和步骤。
我们利用可编程逻辑器件，在QuartusII软件上进行设计，实现多功能，这就是所谓的FPGA。
我们先是设计分频电路，对实验箱上的48MHZ信号进行分频得到所需信号，接着设计计时和译码显示电路，利用软件的仿真功能验证模块设计的正确性。
然后分别设计校分校时电路，保持清零电路，整点报时电路模块，仿真验证模块的正确性。
最后将各个模块整合，组合成完整的数字钟电路。
最后在对电路的引脚进行分配后，下载到SmartSOPC试验系统中，验证电路的设计是否正确。
关键词：数字钟，FPGA ，QuartusII，SmartSOPC，分模块设计Summary：Digital clock has been an necessary part of our daily life.The content of this essay is the design of multi-function digital clock, which has the functions of 24-hour timer,time adjustment, time cleared, the time to maintain, the whole point timekeeping and alarm.First,the content and demands of experiment is presented in the essay,the design principle of multi-function digital clock is also introduced.The method of module integration after designing and simulating each module is taken to implement the experiment.After packaging all module,all the modules are integrated to realize the final electric circuits,implementing all the demands of multi-function digital clock design.Second,the method and steps of the experiment is ing programmable logic devices,the electric circuits are designed in software QuartusII to realize the multi-function,which is called FPGA. Firstly, the frequency dividing circuit is designed to get the frequency required by dividing the frequency of 48MHZ from the experiment box.Then,the timing circuit and decoding-and-display circuit are also designed,which are all simulated in software to test their validity.After all,the timeadjustment circuit,the time maintain circuit,the time cleared circuit and the alarm circuit are also designed,which are simulated in the software to test their correctness.After packaging all the circuits into modules,the modules are integrated to finish the multi-function digital clock design.Last,the final circuit is downloaded to the SmartSOPC experiment system to test its validity after assigning all the pins of the final circuits.Keywords:digital clock, FPGA ，QuartusII，SmartSOPC，points module design一、实验内容及要求1、实验内容：利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA（二）数字部分电子线路仿真实验报告
实验名称：3位计时电路设计
姓名：
学号：
班级：通信
时间：2013.5
南京理工大学紫金学院电光系
一·实验目的
1·掌握74160等计数芯片的逻辑功能及使用方法。
2·了解3位计时电路的组成及工作原理。
二·实验原理
1.74160的逻辑符号及逻辑功能：
a.异步清零
b.同步置数
c.保持
d.同步计数
图1
2.用集成计数器构成任意进制计数器的方法
1）反馈复位法（清零法）
控制异步清零端CLR 来获得任意进制计数器。
D 0Q 1Q 2Q 3
Q 0CT=01,5D
D 1D 2D 3
C5/2,3,4+
M 1M 2
G 3
CTRDIV1CLR
LD EN
T
CLK
3CT=9
RCO
[1][2][4][8]
74160
CLK
Q Q Q (c)
(b)
(a) 1 2
3
4
5
6
74160构成模6计数器
2）反馈置位法（置数法）
利用计数器的预置数控制端来获得任意进制计数器。
图274160用置数法构成模6计数器三·实验内容
4位计时电路，最高位是7段显示器
每次55,57,59秒的时候灯泡亮一次，59分59秒电路图
在59分59秒的时候灯泡亮
四·小结与体会
通过此次对3位计时电路设计的学习，我学会了用74160等芯片制作带显示功能的三位计数器.。