pads高速布线规则
高速布线规则
SDRAM的布线规则
该嵌入式系统使用64M字节的SDRAM扩展数据存储区，由两片K4S561632组成工作在32位模式下。最高频率可达100M以上，对于SDRAM的数据线、时钟线、片选及其它控制信号需要进行线长匹配，由此提出以下布线要求：
1. SDRAM时钟信号：时钟信号频率较高，为避免传输线效应，按照工作频
率达到或超过75MHz时布线长度应在1000mil以内的原则及为避免与相邻信号产生串扰。走线长度不超过1000mil，线宽10mil，内部间距5mil，外部间距30mil，要求差分布线，精确匹配差分对走线。误差允许在20mil以内。
2. 地址,片选及其它控制信号：线宽5mil，外部间距12mil，内部间距10mil。
尽量走成菊花链拓补。可有效控制高次谐波干扰，可比时钟线长，但不能短。
3. SDRAM数据线：线宽5mil，内部间距5mil，外部间距8mil，尽量在同
一层布线，数据线与时钟线的线长差控制在50mil内。
根据布线要求，在Allegro中设置不同的约束：针对线宽设置3 个约束SDRAM_CLK，SDRAM_ADDDR，SDRAM_DATA，设置完约束后将约束添加到
对应的net上。使得各个net都具有线宽、线距约束属性。最后为不同的信号组选择合适的约束即可。但是设置的约束在系统CPU内部是无法达到的。因为EP9315为BGA封装。pin间距1.27毫米，显然在CPU内部，线宽线距无法达到上述要求，利用Allegro设置CPU特殊走线区域cpu_area。并加上area属性，在此区域中另
设置适合BGA内部走线的约束。
Xnet在IDE总线等长布线中的应用
系统中的IDE接口设计
EP9315强大的外设接口能力能够直接驱动IDE硬盘，布线时需要注意IDE总线的等长设置，但是IDE总线这类高速线需要端接匹配，可以防止信号反射和回流。如图2所示其中的排阻起到了端接匹配的作用，但使得整个走线被分为好几个NET，而Allegro中常用的走线长度设置propagation_delay和relative_propagation_delay只能针对同一NET设置.IDE总线信号由EP9315扇出，要求EP9315到IDE接口走线DD*+UBDD*(如图2中NET)等长，误差为+/-20mil，最简单的方法是分别设置DD*等长和UBDD*等长，误差各位+/-10mil，就可以达到要求，但是增加了布线难度，特别当DD*有较大绕线空间。而UBDD*没有足够绕线空间时。这样设置等长不可行。Allegro提供了一种方法，将DD*和UBDD*
走线相加再进行等长比对，这就要用到Xnet。
图2 IDE总线接口原理图
Xnet概念和Xnet等长设置
通常把连续的几段由无源元件(电阻，电容或电感)连接的NET合称为Xnet，如图3
所示。
图3 Xnet示例
图2中将DD*和UBDD*设置为同一个Xnet。对属于该Xnet的所有信号等长控制。
Xnet等长设置分为以下步骤：
1.设置Xnet
选择要设置Xnet的器件(图2中为排阻RA1－RA4)，创建ESpiceDevice model，Allegro将自动填入模型名称，电路类型－Resistor，PIN连接顺序：1，8，2，7，3，6，4，5，表示1和8是一个电阻(见图2)。至此，查看排阻两边NET都添加了同一Xnet属性。
2.Xnet的等长设置
(1)建立Xnet的pin pair：在Allegro中打开constraint manager，选择relative_propagation_delay属性。已设置的Xnet自动显示，选择Xnet建立pin pair，Allegro 提供整个项目中Xnet关联的起始pin和结束pin。选择需要等长设置的起始pin和结束pin。
(2)建立等长group：选中所有需要设置等长的pin pair，创建名为R_IDE_DATA的MATCH GROUP，在与relative_ propagation_delay对应的工作窗体选择区中出现了刚创建的R_IDE_DATA，其内含建立的pin pair,按照IDE总线走线等长要求设置走线误差10mil
以内，一般选择最长走线为基准线(target)。
(3)走线完成后，重新打开constrait manager对实际走线进行分析，Allergo自动显示分析结果，绿色表示走线以基准线为标准。走线误差在10mil以内。红色表示走线误差超过10mil，如果分析结果，大部分走线都为红色，可以适当调整基准线的选择。
此外，Allegro在等长走线时。会实时显示走线长度是否在误差范围内，可以使用蛇型线调整走线长度。这些都极大的确保了布线可靠性。
差分线和阻抗控制在网络布线中的应用
物理层接口芯片CS8952布线准则
CS8952使用CMOS技术。提供一个高性能的100Base-X/10Base-T物理层(PHY)线路接口。它使自适应均衡器达到最优化的抗扰性和抗近端串扰(NEXT)性。可将接收器的应用扩展至超过160米的电缆，它结合了一个标准介质无关端口(MII)，可简便地连接微处
理器EP9315的介质访问控制器(MAC)。
以下一些PCB布线规则，将使得CS8952工作更加稳定并得到良好的EMC性能：
1. 使用多层电路板，至少有一个电源层，一个地层，叠层设置为：top，gnd，VCC，
bottom。使用底层pcb走信号线只作为第二选择。把所有的元件都放在顶层。然而，旁路电容优选越靠近芯片越好，最好放置在CS8952下方的底层pcb上。RJ45终
端元件和光纤元件可以选择放在底层。
2. 4.99k的参考电阻应该越靠近RES管脚越好，把电阻另外一端使用一个过孔接到地
平面。邻近的vss(85和87脚)接在电阻接地端，形成一个屏蔽。
3. 对关键信号Tx+/-，RX+/-，RX_NRz+/-控制阻抗，作为微带传输线(差分对100欧，
单线60欧)，MII信号作为68欧微带传输线。
4. 差分传输线布线应靠近(线宽间距6-8mil)，与其他走线、元件保证2个线宽的距离。
TX和RX差分对布线远离彼此。必要时使用pcb的相对面。
网络部分关键信号差分走线和阻抗控制的设置
网络部分差分线及其阻抗控制以信号Tx+/-为例。步骤如下：
1.在Allegro的assign diff pair菜单中选择建立差分对的信号Tx+/-，命名为
TX_Pair。
2.按照对信号TX+/-阻抗控制要求计算差分对线宽、线距，如图4所示，选择走线层面top层，填入差分对阻抗100欧，单线阻抗60欧，得到线宽10.1mil，主要线间距8.1mil。
3.定义差分对TX_PAIR电气约束条件：
主要线宽，线间距：10mil/8mil；
次要线宽/线间距：10mil/8mi；
线最小间距：6mil；
两条线无法走到一起时允许的线长：100mil；
两条线可允许的误差值：25mil。
4.分配差分对TX_PAIR到电气约束集，打开差分对DRC模式。
电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：
（1）、众所周知的是在电源、地线之间加上去耦电容。
（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源
线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整个PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
（4）、模拟电路和数字电路部分，是否有各自独立的地线。
（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
第二篇PCB布局
在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。
布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。
考虑整体美观
一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。
在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。
布局的检查
印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？
元件在二维、三维空间上有无冲突？
元件布局是否疏密有序，排列整齐？是否全部布完？
需经常更换的元件能否方便的更换？插件板插入设备是否方便？
热敏元件与发热元件之间是否有适当的距离？
调整可调元件是否方便？
在需要散热的地方，装了散热器没有？空气流是否通畅？
信号流程是否顺畅且互连最短？
插头、插座等与机械设计是否矛盾？
线路的干扰问题是否有所考虑？
第三篇高速PCB设计
（一）、电子系统设计所面临的挑战
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。
当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。
（二）、什么是高速电路
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。
实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。
信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一
段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。
（三）、高速信号的确定
上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。
PCB 板上每单位英寸的延时为0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs 芯片，则最大布线长度为7.62mm。
设Tr 为信号上升时间，Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。
（四）、什么是传输线
PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。
（五）、传输线效应
基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
?反射信号Reflected signals
?延时和时序错误Delay & Timing errors
?多次跨越逻辑电平门限错误False Switching
?过冲与下冲Overshoot/Undershoot
?串扰Induced Noise (or crosstalk)
?电磁辐射EMI radiation
5.1 反射信号
如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不可预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。
5.2 延时和时序错误
信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。
5.3 多次跨越逻辑电平门限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。
5.4 过冲与下冲
过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。5.5 串扰
串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
5.6 电磁辐射
EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。（六）、避免传输线效应的方法
针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。
6.1 严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz 布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
6.2 合理规划走线的拓扑结构
解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。
对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.
例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端
电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。
在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。
串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。
串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。
此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。
6.3 抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
6.4 其它可采用技术
为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。
结束语
高速电路设计是一个非常复杂的设计过程，ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)应用于分析和发现问题。本文所阐述的方
法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的
pcb布局布线技巧经验大汇总
PCB电路板布局、布线基本原则 一、元件布局基本规则 1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开； 2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围 3.5mm （对于M2.5）、4mm（对于M3）内不得贴装元器件； 3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路； 4. 元器件的外侧距板边的距离为5mm； 5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm； 6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm； 7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布； 8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔； 9. 其它元器件的布置： 所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直； 10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)； 11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过； 12、贴片单边对齐，字符方向一致，封装方向一致； 13、有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线； 2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil （或8mil）；线间距不低于10mil； 3、正常过孔不低于30mil； 4、双列直插：焊盘60mil，孔径40mil； 1/4W电阻：51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil； 无极电容：51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil； 5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线
PCB布线的常见规则
PCB布线的常见规则 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能 下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证 产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作 以表述： 众所周知的是在电源、地线之间加上去耦电容。 尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是： 地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可 用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) 用大面积铜层作地线用,在印制板上把没被用上 的地方都与地相连接作为地线用。或是做成多层板， 电源，地线各占用一层。 2、数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合 构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度 强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB 对外界只有一个结点，所以必须在PCB 内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口 处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 3、信号线布在电（地）层上 在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会 给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其 次才是地层。因为最好是保留地层的完整性。 4、大面积导体中连接腿的处理 在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就 电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易 造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样， 可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
PCB板基本设计规则
一、PCB板基础知识 PCB概念 PCB是英文(Printed Circuie Board)印制线路板的简称。通常把在绝缘材上，按预定设计，制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。而在绝缘基材上提供元器件之间电气连接的导电图形，称为印制线路。这样就把印制电路或印制线路的成品板称为印制线路板，亦称为印制板或印制电路板。 PCB几乎我们能见到的电子设备都离不开它，小到电子手表、计算器、通用电脑，大到计算机、通迅电子设备、军用武器系统，只要有集成电路等电子无器件，它们之间电气互连都要用到PCB。它提供集成电路等各种电子元器件固定装配的机械支撑、实现集成电路等各种电子元器件之间的布线和电气连接或电绝缘、提供所要求的电气特性，如特性阻抗等。同时为自动锡焊提供阻焊图形；为元器件插装、检查、维修提供识别字符和图形。 PCB是如何制造出来的呢？我们打开通用电脑的健盘就能看到一张软性薄膜（挠性的绝缘基材），印上有银白色（银浆）的导电图形与健位图形。因为通用丝网漏印方法得到这种图形，所以我们称这种印制线路板为挠性银浆印制线路板。而我们去电脑城看到的各种电脑主机板、显卡、网卡、调制解调器、声卡及家用电器上的印制电路板就不同了。它所用的基材是由纸基（常用于单面）或玻璃布基（常用于双面及多层），预浸酚醛或环氧树脂，表层一面或两面粘上覆铜簿再层压固化而成。这种线路板覆铜簿板材，我们就称它为刚性板。再制成印制线路板，我们就称它为刚性印制线路板。单面有印制线路图形我们称单面印制线路板，双面有印制线路图形，再通过孔的金属化进行双面互连形成的印制线路板，我们就称其为双面板。如果用一块双面作内层、二块单面作外层或二块双面作内层、二块单面作外层的印制线路板，通过定位系统及绝缘粘结材料交替在一起且导电图形按设计要求进行互连的印制线路板就成为四层、六层印制电路板了，也称为多层印制线路板。 现在已有超过100层的实用印制线路板了。 PCB板的元素 1.工作层面 对于印制电路板来说，工作层面可以分为6大类， 信号层（signal layer） 内部电源/接地层（internal plane layer） 机械层（mechanical layer）主要用来放置物理边界和放置尺寸标注等信息，起到相应的提示作用。 EDA软件可以提供16层的机械层。 防护层（mask layer）包括锡膏层和阻焊层两大类。锡膏层主要用于将表面贴元器件粘贴在 PCB上，阻焊层用于防止焊锡镀在不应该焊接的地方。 丝印层（silkscreen layer）在PCB板的TOP和BOTTOM层表面绘制元器件的外观轮廓和放置 字符串等。例如元器件的标识、标称值等以及放置厂家标志，生产日 期等。同时也是印制电路板上用来焊接元器件位置的依据，作用是使 PCB板具有可读性，便于电路的安装和维修。 其他工作层（other layer）禁止布线层Keep Out Layer 钻孔导引层drill guide layer 钻孔图层drill drawing layer
PCBLayout布局布线基本规则
布局： 1、顾客指定器件位置是否摆放正确 2、BGA与其它元器件间距是否≥5mm 3、PLCC、QFP、SOP各自之间和相互之间间距是否≥2.5 mm 4、PLCC、QFP、SOP与Chip 、SOT之间间距是否≥1.5 mm 5、Chip、SOT各自之间和相互之间的间距是否≥0.3mm 6、PLCC表面贴转接插座与其它元器件的间距是否≥3 mm 7、压接插座周围5mm范围内是否有其他器件 8、Bottom层元器件高度是否≤3mm 9、模块相同的器件是否摆放一致 10、元器件是否100%调用 11、是否按照原理图信号的流向进行布局，调试插座是否放置在板边 12、数字、模拟、高速、低速部分是否分区布局，并考虑数字地、模拟地划分 13、电源的布局是否合理、核电压电源是否靠近芯片放置 14、电源的布局是否考虑电源层的分割、滤波电容的组合放置等因素 15、锁相环电源、REF电源、模拟电源的放置和滤波电容的放置是否合理 16、元器件的电源脚是否有0.01uF～0.1uF的电容进行去耦 17、晶振、时钟分配器、VCXO\TCXO周边器件、时钟端接电阻等的布局是否合理 18、数字部分的布局是否考虑到拓扑结构、总线要求等因素 19、数字部分源端、末端匹配电阻的布局是否合理 20、模拟部分、敏感元器件的布局是否合理 21、环路滤波器电路、VCO电路、AD、DA等布局是否合理 22、UART\USB\Ethernet\T1\E1等接口及保护、隔离电路布局是否合理 23、射频部分布局是否遵循“就近接地”原则、输入输出阻抗匹配要求等 24、模拟、数字、射频分区部分跨接的回流电阻、电容、磁珠放置是否合理 外形制作： 1、外形尺寸是否正确？ 2、外形尺寸标注是否正确？ 3、板边是否倒圆角≥1.0mm 4、定位孔位置与大小是否正确 5、禁止区域是否正确 6、Routkeep in距板边是否≥0.5mm 7、非金属定位孔禁止布线是否０.3mm以上 8、顾客指定的结构是否制作正确 规则设置： 1、叠层设置是否正确？ 2、是否进行class设置 3、所有线宽是否满足阻抗要求？ 4、最小线宽是否≧5mil 5、线、小过孔、焊盘之间间距是否≥6mil，线到大过孔是否≥10mil
PCB布局、布线基本细则
PCＢ布局、布线基本原则 一、元件布局基本规则 1．按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路 分开; 2.定位孔、标准孔等非安装孔周围1.２７mm 内不得贴装元、器件， 螺钉等安装孔周围３.5mm（对于M2.５)、４mm(对于M3）内不得贴 装元器件;?3. 卧装电阻、电感(插件）、电解电容等元件的下方 避免布过孔，以免波峰焊后过孔与元件壳体短路;?4. 元器件的外 侧距板边的距离为5mm; 5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm; 6. 金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰， 不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装 孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于３mm； 7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布;?8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条
接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接 器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆 设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插 头的插拔；?9．其它元器件的布置:?所有ＩＣ元件单边对齐，有 极性元件极性标示明确，同一印制板上极性标示不得多于两个方 10、板面布线应疏密得 向，出现两个方向时,两个方向互相垂直；? 当，当疏密差别太大时应以网状铜箔填充,网格大于8miｌ（或 0.2mm)；? 11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚 焊。重要信号线不准从插座脚间穿过； 12、贴片单边对齐，字符方向一致,封装方向一致;?１3、有极性的 器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边≤1mm的区域内,以及安装孔周围１ｍｍ内，禁止布线;? 2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil;cｐｕ入出线不应低于10mil（或8mil）；线间距不低于10mｉｌ； ３、正常过孔不低于30miｌ; 4、双列直插:焊盘６0mil,孔径40ｍｉl； 1/４W电阻：５1＊55ｍｉl(080５表贴）;直插时焊盘6２ｍｉl，孔径４2mｉl；无极电容: 51*５５ｍil(0805表贴）;直插时焊盘５0mil，孔径2８mil; 5、注意电源线与地线应尽可能呈放射状,以及信号线不能出现回环走线。 如何提高抗干扰能力和电磁兼容性 1、下面的在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性??? 一些系统要特别注意抗电磁干扰： (1)微控制器时钟频率特别高,总线周期特别快的系统。 ?(２) 系统含有大功率，大电流驱动电路,如产生火花的继电器，大电流开关等。?（3）含微弱模拟信号电路以及高精度Ａ/D变换电路的系统。? ２、为增加系统的抗电磁干扰能力采取如下措施: (1) 选用频率低的微控制器:?
PCB板布局布线基本规则
一、元件布局基本规则 1.按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开； 2.定位孔、标准孔等非安装孔周围 1."27mm内不得贴装元、器件，螺钉等安装孔周围 3."5mm（对于M 2."5）、4mm（对于M3）内不得贴装元器件； 3.卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路； 4.元器件的外侧距板边的距离为5mm； 5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm； 6.金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm； 7.发热元件不能紧邻导线和热敏元件；高热器件要均衡分布； 8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。 特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔； 9.其它元器件的布置： 所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；
10、"板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或 0."2mm)； 11、"贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过； 12、"贴片单边对齐，字符方向一致，封装方向一致； 13、"有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线； 2、"电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil； 3、正常过孔不低于30mil； 4、双列直插： 焊盘60mil，孔径40mil； 1/4W电阻：51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil； 无极电容：51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil； 5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。 如何提高抗干扰能力和电磁兼容性 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 1、下面的一些系统要特别注意抗电磁干扰： (1)微控制器时钟频率特别高，总线周期特别快的系统。
PCB板布线技巧
PCB板布线布局 一.PCB布局原则首先,要考虑PCB尺寸大小。PCB尺寸过大时,印制线条长,阻抗增加,抗噪声能力下降,成本也增加;过小,则散热不好,且邻近线条易受干扰。在确定PCB 尺寸后.再按结构要素布置安装孔、接插件等需要定位的器件,并给这些器件赋予不可移动属性,按工艺设计规范的要求进行尺寸标注。最后,根据电路的功能单元,对电路的全部元器件进行布局。 1. 布局操作的基本原则 A.位于电路板边缘的元器件,离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3:2成4:3。 B. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局. C. 布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件. D. 布局应尽量满足以下要求:总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流,低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件的间隔要充分. E. 以每个功能电路的核心元件为中心,围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上.尽量减少和缩短各元器件之间的引线和连接。 F.相同结构电路部分,尽可能采用“对称式”标准布局;同类型插装元器件在X或Y方向上应朝一个方向放置;同一种类型的有极性分立元件也要力争在X或Y 方向上保持一致,便于生产和检验。 2.布局操作技巧
1. 元器件的排列要便于调试和维修,亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。 2.元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。 3. IC去耦电容的布局要尽量靠近IC的电源管脚,并使之与电源和地之间形成的回路最短。 4.尽可能缩短高频元器件之间的连线,设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近,输入和输出元件应尽量远离。 5.某些元器件或导线之间可能有较高的电位差,应加大它们之间的距离,以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 6. 重量超过15g的元器件、应当用支架加以固定,然后焊接。那些又大又重、发热量多的元器件,不宜装在印制板上,而应装在整机的机箱底板上,且应考虑散热问题。热敏元件应远离发热元件。 7. 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节,应放在印制板上方便于调节的地方;若是机外调节,其位置要与调节旋钮在机箱面板上的位置相适应最全最热最专业的文档类资源,文库一网打尽 8.发热元件要一般应均匀分布,以利于单板和整机的散热,除温度检测元件以外的温度敏感器件应远离发热量大的元器件。 9.输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生反馈藕合。
pcb布线常用规则
布局操作的基本原则 1、遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优 先布局； 2、布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件； 3、布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分； 4、相同结构电路部分，尽可能采用“对称式”标准布局； 5、按照均匀分布、重心平衡、版面美观的标准优化布局； 器件布局栅格的设置，一般IC器件布局时，栅格应为50--100 mil,小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil； 6、发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件； 7、元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间； 8、BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的 外侧与相邻插装元件的外侧距离大于2mm； 9、IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和
地之间形成的回路最短。 （电容器通过将高频信号旁路到地而实现去耦作用。因此，数字芯片电源引脚旁边100nF即0.1uF的小电容，你可以称之为去耦电容，也可以称之为旁路电容。去耦就是旁路，旁路不一定是去耦。） 10、不同厚度，不同宽度的铜箔的载流量见下表: 注： i. 用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。例如10A工作电流应按20A的载流量进行设计。 ii. 在PCB设计加工中，常用OZ（盎司）作为铜皮厚度的单位， 1 OZ铜厚的定义为 1 平方英尺面积内铜箔的重量为一盎，对应的物理厚度为35um； 2OZ 铜厚为70um。
pcb自动布线设置_设置线间距与宽度设置_pcb布局布线技巧
pcb自动布线设置_设置线间距与宽度设置_pcb布局布线技巧什么是布线布线意思是元器件间导线连接的布置，先布好线，将导线穿过有电气连接的引脚所在的孔，这样可以在焊接元件的同时，实现元件间的连接。 布线技巧在制作单片机的实验板时，焊位数码管时1引脚，要分别用导线引出来，接到I/O 口，管脚间距很小，对于初学者真是一大挑战。第一次焊的时候，先把4位数码管焊在了板上，再分别在12根引脚上焊导线，这时就很麻烦了，不光在引脚上焊导线麻烦，而且走线时，也很麻烦，因为数码管的a~h并不是顺序排列的。走线就很容易交叉。后来想了一下，可以先布线，再焊元件，这样就很简单，很迅速了， 布线具体操作先布好线，将导线穿过有电气连接的引脚所在的孔，这样可以在焊接元件的同时，实现元件间的连接。对于引脚比较多，引脚间距小，比较密集的电子元件，如数码管等，这时一定要先将线布好后再焊元件，否则在元件密集的引脚上焊接导线很麻烦的。这类元件一定先在万用板（面包板）上把导线先穿过引脚所在的孔，在其他地方用点焊锡把导线固定在板上。这里可以选比较细的铜丝做导线，直接找一根由细铜丝绕成的电线，剥去绝缘皮就是现成的细铜丝导线。将电子元件插入，在引脚上焊锡即可。 ◆高频数字电路走线细一些、短一些好 ◆大电流信号、高电压信号与小信号之间应该注意隔离（隔离距离与要承受的耐压有关，通常情况下在2ＫＶ时板上要距离2mm，在此之上以比例算还要加大，例如若要承受３ＫＶ的耐压测试，则高低压线路之间的距离应在 3.5ｍｍ以上，许多情况下为避免爬电，还在印制线路板上的高低压之间开槽。） ◆两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输人及输出用的印制导线应尽量避兔相邻平行，以免发生回授，在这些导线之间最好加接地线。 ◆走线拐角尽可能大于90度，杜绝90度以下的拐角，也尽量少用90度拐角 同是地址线或者数据线，走线长度差异不要太大，否则短线部分要人为走弯线作补偿 ◆走线尽量走在焊接面，特别是通孔工艺的PCB
pcb布局布线原则
元件布局基本规则 1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开。 2.遵照“先大后小，先难后易”等的布置原则，即重要的单元电路、核心元器件应当优先布局。 3.布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件。 4.布局应该尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流、低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。 5.相同结构电路部分，尽可能采用“对称式”标准布局。 6.器件布局栅格的设置，一般IC器件布局时，栅格应为50-100mil、小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil. 7.同类型插装元器件在X或Y方向上应朝一个方向防止同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。 8.IC去耦电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。 9.元件布局时，应适当考虑使用同一种电源的器件尽量放在一起，以便于将来的电源分割。 10.用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。匹配电阻、电容的布局一定要分清信号的源端和终端，对于多负载的终端匹配一定要在信号的最远端匹配。 11.表面贴装器件（SMD）相互间距离要大于0.7mm。 12.表面贴装器件焊盘外侧同相邻插件外形边缘距离要大于2mm。 13.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件。 14. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路。 15. 元器件的外侧距板边的距离为5mm。
PCB布局、布线基本细
PCB布局、布线基本原则 一、元件布局基本规则 1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块， 电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路 分开； 2.定位孔、规范孔等非安装孔周围1.27mm 内不得贴装元、器件， 螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴 装元器件； 3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔， 以免波峰焊后过孔与元件壳体短路； 4. 元器件的外侧距板边的距离为5mm； 5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm； 6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰， 不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装 孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm； 7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布； 8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇 流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接
连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源 线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电 源插头的插拔； 9. 其它元器件的布置： 所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上 极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直； 10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充， 网格大于8mil(或0.2mm)； 11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信 号线不准从插座脚间穿过； 12、贴片单边对齐，字符方向一致，封装方向一致； 13、有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线； 2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil； 3、正常过孔不低于30mil； 4、双列直插：焊盘60mil，孔径40mil； 1/4W电阻：51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil； 无极电容：51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil； 5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。 如何提高抗干扰能力和电磁兼容性 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 1、下面的一些系统要特别注意抗电磁干扰： (1) 微控制器时钟频率特别高，总线周期特别快的系统。 (2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
PCB布局原则
PCB布局原则 整体布局主要有如下的一些要求： 流向原则 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向，输入在左边，输出在右边；或者以每个功能电路的核心元件为中心，围绕它来进行布局。 最近相邻原则 布局的最重要的原则之一是保证布线的布通率，移动器件时要注意网线的连接，把有网线关系的器件放在一起，而且能大致达成互连最短，要注意如果两个器件有多个网线的连接时要通过旋转来使网线的交叉最少。 均布原则 放置器件时要考虑以后的焊接，不要太密集，元件分布要尽可能均匀，例如大的器件再流焊时热容量比较大，过于集中容易使局部温度低而造成虚焊。 抗干扰原则 这涉及的知识点就比较丰富了，如数字器件和模拟器件要分开，尽量远离；尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰，易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离；去耦电容尽量靠近器件的VCC，贴片器件的退耦电容最好在布在板子另一面的器件肚子位置等，这一原则涉及到的很多方面都是依靠经验来进行的，读者可以参阅后面关于可靠性设计一章。 热效应原则 1：发热元器件应尽可能远离其它元器件，一般放置在边角，机箱内通风位置，发热器件一般都要用散热片，所以要考虑留出合适的空间安装散热片，此外发热器件的发热部位与印制电路板的距离一般不小于2mm。 2：对温度敏感的元器件要远离发热元器件。 易维修原则 大型器件的四周要留出一定的维修空间（留出SMD返修设备加热头能够进行操作的尺寸），需要经常更换的元件应置于便于更换的位置，如保险管等。 易调节原则 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求，若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。。
PCB板布局布线基本规则
PCB板布局布线基本规则 一、元件布局基本规则 1.按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开； 2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围 3.5mm （对于M2.5）、4mm（对于M3）内不得贴装元器件； 3.卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路； 4.元器件的外侧距板边的距离为5mm； 5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm； 6.金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm； 7.发热元件不能紧邻导线和热敏元件；高热器件要均衡分布； 8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔； 9.其它元器件的布置： 所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直； 10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)； 11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过； 12、贴片单边对齐，字符方向一致，封装方向一致； 13、有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线； 2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil （或8mil）；线间距不低于10mil； 3、正常过孔不低于30mil； 4、双列直插：焊盘60mil，孔径40mil； 1/4W电阻：51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil； 无极电容：51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil； 5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。 如何提高抗干扰能力和电磁兼容性？ 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 1、下面的一些系统要特别注意抗电磁干扰：
布线规则
PCB设计经验 PCB布线技术－－－一个布线工程师谈PCB设计的经验！ LBSALE[10]LBSALE 今天刚到这里注册，看到不少弟兄的帖子，感觉没有对PCB有一个系统的、合理的设计流程。就随便写点，请高手指教。 一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。 第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SC H的元件库和PCB的元件库。元件库可以用peotel 自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库，再做SCH的元件库。PCB的元件库要求较高，它直接影响板子的安装；SCH的元件库要求相对比较松，只要注意定义好管脚属性和与PCB元件的对应关系就行。PS：注意标准库中的隐藏管脚。之后就是原理图的设计，做好后就准备开始做PCB设计了。 第二：PCB结构设计。这一步根据已经确定的电路板尺寸和各项机械定位，在PCB 设计环境下绘制PCB板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。 第三：PCB布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（Design-> Create Netlist），之后在PCB图上导入网络表（D esign->Load Nets）。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行： ①．按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区（干扰源）； ②．完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁； ③．对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施； ④． I/O驱动器件尽量靠近印刷板的边、靠近引出接插件； ⑤．时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件； ⑥．在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。 ⑦．继电器线圈处要加放电二极管（1N4148即可）； ⑧．布局要求要均衡，疏密有序，不能头重脚轻或一头沉 ——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆
PCB布局布线设计规范和要求
PCB布局布线设计规范和要求 PCB布局规范 一:布局设计原则 1：距板边距离应大于5mm 2：先放置与结构关系密切的元件，如接插件，开关，电源插座等 3：优先摆放电路功能块的核心元件及体积较大的元器件，再以核心元件为中心摆放周围电路元器件 4：功率大的元件摆放在有利于散热的位置上 5：质量较大的元器件应避免放在板的中心，应靠近机箱中的固定边放置 6：有高频连线的元件尽可能靠近，以减少高频信号的分布和电磁干扰 7：输入，输出元件尽量远离 8：带高压的元器件尽量放在调试时手不易触及的地方 9：热敏元件应远离发热元件 10:可调元件的布局应便于调节 11:考虑信号流向,合理安排布局使信号流向尽可能保持一致 12:布局应均匀,整齐,紧凑 13:SMT元件应注意焊盘方向尽量一致,以利于装焊,减少桥联的可能 14:去藕电容应在电源输入端就近位置 15:波峰焊面的元件高度限制为4mm 16:对于双面都有的元件的PCB,较大较密的IC,插件元件放在板的顶层,底层只能放较小的元件和管脚数少且排列松散的贴片元件 17:对小尺寸高热量的元件加散热器尤为重要,大功率元件下可以通过敷铜来散热,而且这些元件周围尽量不要放热敏元件. 18:高速元件尽量靠近连接器;数字电路和模拟电路尽量分开,最好用地隔开,再单点接地 19:定位孔到附近焊盘的距离不小于7.62mm(300mil),定位孔到表贴器件边缘的距离不小于5.08mm(200mil) 二:布线设计原则 1:线应避免锐角,直角,应采用四十五度走线 2:相邻层信号线为正交方向 3:高频信号尽可能短 4:输入,输出信号尽量避免相邻平行走线,最好在线间加地线,以防反馈耦合 5:双面板电源线,地线的走向最好与数据流向一致,以增强抗噪声能力 6:数字地,模拟地要分开 7:时钟线和高频信号线要根据特性阻抗要求考虑线宽,做到阻抗匹配 8:整块线路板布线,打孔要均匀 9:单独的电源层和地层,电源线,地线尽量短和粗,电源和地构成的环路尽量小 10:时钟的布线应少打过孔,尽量避免和其他信号线并行走线,且应远离一般信号线,避免对信号线的干扰;同时避开板上的电源部分,防止电源和时钟互相干扰;当一块电路板上有多个不同频率的时钟时,两根不同频率的时钟线不可并行走线;时钟线避免接近输出接口,防止高频时钟耦合到输出的CABLE线并发射出去;如板上有专门的时钟发生芯片,其下方不可走线,应在其下方铺铜,必要时对其专门割地; 11:成对差分信号线一般平行走线,尽量少打过孔,必须打孔时,应两线一起打,以做到阻抗匹配 12:两焊点间距很小时,焊点间不得直接相连;从贴盘引出的过孔尽量离焊盘远些 Q: 众所周知PCB板包括很多层，但其中某些层的含义我还不是很清楚。mechanical，keepoutlayer,topoverlay,bottomoverlay,
pcb布局布线技巧及原则
pcb布局布线技巧及原则 pcb布局布线技巧及原则 [2018-11-16 0:19:00 | By: lanzeex ] PCB布局、布线差不多原则 一、元件布局差不多规则 1.按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块屮的元件应采纳就近集中原则，同时数字电路和模拟电路分开； 2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围 3. 5mm （关于 M2. 5） > 4mm （关于M3）内不得贴装元器件； 3.卧装电阻、电感（插件）、电解电容等元件的下方幸免布过孔，以免波峰焊后过孔与元件壳体短路； 4.元器件的外侧距板边的距离为5mm； 5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm； 6.金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板屮其它方孔外侧距板边的尺寸大于3mm； 7.发热元件不能紧邻导线和热敏元件；高热器件要均衡分布； 8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。专门应注意不要把电源插座及其它焊接连接器布置在连接器Z 间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接
连接器的布置间距应考虑方便电源插头的插拔； 9、其它元器件的布置： 所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，显现两个方向时，两个方向互相垂直； 10、板面布线应疏密得当，当疏密差不太大时应以网状铜箔填充，网格大于 8mil （或0. 2mm）； 11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过； 12＞贴片单边对齐，字符方向一致，圭寸装方向一致； 13、有极性的器件在以同--板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边Wlmm的区域内，以及安装孔周围1mm内，禁止布线； 2^电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil； cpu入 出线不应低于lOmil （或8m订）；线间距不低于lOmil； 3、正常过孔不低于30mil； 4^双列直插：焊盘60mil,孔径40mil； 1/4W电阻：51*55mil （0805表贴）；直插时焊盘62mil,孔径42mil； 无极电容：51*55mil （0805表贴）；直插时焊盘50mil,孔径28mil； 5、注意电源线与地线应尽可能呈放射状，以及信号线不能显现回环走线。如何提高抗干扰能力和电磁兼容性 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？
PCB布线知识解读
PCB板基础知识 一、PCB板的元素 1、工作层面 对于印制电路板来说，工作层面可以分为6大类， 信号层（signal layer） 内部电源/接地层（internal plane layer） 机械层（mechanical layer）主要用来放置物理边界和放置尺寸标注等信息，起到相应的提示作用。EDA软件可以提供16层的机械层。防护层（mask layer）包括锡膏层和阻焊层两大类。锡膏层主要用于将表面贴元器件粘贴在PCB上，阻焊层用于防止焊锡镀在不应该焊接的地方。 丝印层（silkscreen layer）在PCB板的TOP和BOTTOM层表面绘制元器件的外观轮廓和放置字符串等。例如元器件的标识、标称值等以及放置厂家标志，生产日期等。同时也是印制电路板上用来焊接元器件位置的依据，作用是使PCB板具有可读性，便于电路的安装和维修。 其他工作层（other layer）禁止布线层Keep Out Layer 钻孔导引层drill guide layer 钻孔图层drill drawing layer 复合层multi-layer 2、元器件封装
是实际元器件焊接到PCB板时的焊接位置与焊接形状，包括了实际元器件的外形尺寸，所占空间位置，各管脚之间的间距等。 元器件封装是一个空间的功能，对于不同的元器件可以有相同的封装，同样相同功能的元器件可以有不同的封装。因此在制作PCB板时必须同时知道元器件的名称和封装形式。 （1）元器件封装分类 通孔式元器件封装（THT，through hole technology） 表面贴元件封装（SMT Surface mounted technology ） 另一种常用的分类方法是从封装外形分类：SIP单列直插封装 DIP双列直插封装 PLCC塑料引线芯片载体封装 PQFP塑料四方扁平封装 SOP 小尺寸封装 TSOP薄型小尺寸封装 PPGA 塑料针状栅格阵列封装 PBGA 塑料球栅阵列封装 CSP 芯片级封装 (2) 元器件封装编号 编号原则：元器件类型+引脚距离（或引脚数）+元器件外形尺寸 例如AXIAL-0.3 DIP14 RAD0.1 RB7.6-15 等。 （3、铜膜导线是指PCB上各个元器件上起电气导通作用的连线，它是PCB设计中最重要的部分。对于印制电路板的铜膜导线来说，
PCB布板布线规则
细述PCB板布局布线基本规则 PCB又被称为印刷电路板（Printed Circuit Board），它可以实现电子元器件间的线路连接和功能实现，也是电源电路设计中重要的组成部分。今天就将以本文来介绍PCB 板布局布线的基本规则。 一、元件布局基本规则 1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开; 2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围 3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件;3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路; 4. 元器件的外侧距板边的距离为5mm; 5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm; 6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm; 7. 发热元件不能紧邻导线和热敏元件;高热器件要均衡分布; 8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑
方便电源插头的插拔;9. 其它元器件的布置： 所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直;10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil（或0.2mm）;11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过;12、贴片单边对齐，字符方向一致，封装方向一致;13、有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线; 2、电源线尽可能的宽，不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil （或8mil）;线间距不低于10mil; 3、正常过孔不低于30mil; 4、双列直插：焊盘60mil，孔径40mil;1/4W电阻：51*55mil（0805表贴）;直插时焊盘62mil，孔径42mil;无极电容：51*55mil（0805表贴）;直插时焊盘50mil，孔径28mil; 5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。 如何提高抗干扰能力和电磁兼容性？ 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 1、下面的一些系统要特别注意抗电磁干扰： （1）微控制器时钟频率特别高，总线周期特别快的系统。 （2）系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 （3）含微弱模拟信号电路以及高精度A/D变换电路的系统。 2、为增加系统的抗电磁干扰能力采取如下措施： （1）选用频率低的微控制器： 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。 （2）减小信号传输中的畸变微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd》Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。 信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常