可控计数器的设计
可控计数器的设计
可控计数器的设计(总11页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--《可编程器件》课程设计报告课题：可控计数器的设计班级学号学生姓名专业电子科学与技术系别电子信息工程系指导老师淮阴工学院电子与电气工程学院2014年11月可控计数器的设计一、设计目的《可编程器件》课程设计是一项重要的实践性教育环节，是学生在校期间必须接受的一项工程训练。
在课程设计过程中，在教师指导下，运用工程的方法，通过一个简单课题的设计练习，可是学生通过综合的系统设计，熟悉应用系统的是设计过程、设计要求、完成的工作内容和具体的设计方法，了解必须提交的各项工程文件，也达到巩固、充实和综合运用所学知识解决实际问题的目的。
通过课程设计，应能加强学生如下能力的培养：（1）独立工作能力和创造力；（2）综合运用专业及基础知识，解决实际工程技术问题的能力；（3）查阅图书资料、产品手册和各种工具书的能力；（4）工程绘图的能力；（5）编写技术报告和编制技术资料的能力。
二、设计要求① 1、设计一个五进制的计数器，由两个控制键SEL控制不同的计数方式② 2、当SEL=00时，按0、1、2、3、4、0、1、2，3、4···顺序计数③ 3、当SEL=01时，按0、2、4、6、8、0、2、4、6、8···顺序计数④ 4、当SEL=10时，按1、3、5、7、9、1、3、5、7、9···顺序计数⑤ 5、当SEL=11时，按5、4、3、2、1、5、4、3、2、1···顺序计数⑥ 6、由数码管分别译码显示控制信号和计数状态，分别用3 位数码管动态显示⑦ 7、给出VHDL语言的源程序三、一般设计要求（1）独立完成设计任务；（2）绘制系统硬件总框图；（3）绘制系统原理电路图；（4）制定编写设计方案，编制软件框图，完成详细完整的程序清单和注释；（5）制定编写调试方案，编写用户操作使用说明书；（6）写出设计工作小结。
可控进制计数器设计与实验
课程设计说明书题 目：可控进制计数器设计与实验 学生姓名：学 院：信息工程学院 班 级： 指导教师：二○一五年九月十五日摘要计数器是数字系统中应用最广泛的时序逻辑部件之一，所谓计数器就是计算输入脉冲的个数。
本文设计了一个由信号控制的变进制计数器，其主要内容是通过滤波器作用，将频率为50+1kHz的模拟信号分为50Hz和1kHz的两个信号。
再将两个模拟信号通过放大电路放大，又经过反向器整形转换成时钟脉冲信号，最后通过两个不同的计数器计数显示，从而确定对应的信号类型及频率。
该方案用Multisim进行了仿真和测试，后又通过在实验室进行实测，进一步验证了该方案的正确性和可行性。
此方案具有电路思路简单、系统可靠性高、实现容易等特点。
关键词：计数器；可控进制；滤波器AbstractThe counter is one of the most widely used temporal logic components in a digital system, the so-called counter is the calculation of the input pulse number. This paper describes the design of a signal from control variable counter, its main content is through the filter, the frequency of 50+1kHz analog signals into twosignals 50Hz and 1kHz. Then the two analog signal through the amplifying circuit,and after Schmidt trigger into clock pulse signal, and finally by two differentcounter display, the corresponding frequency so as to determine the. The scheme is simulated and tested by Multisim, and then through the test in the laboratory, further verify the correctness and feasibility of the scheme. This scheme has simple circuit, high reliability, the system of easy realization.Keywords: Counter；Controllable band；Wave filter目录一设计任务概述 (1)二设计方案方框图及论证 (1)三电路组成及工作原理 (2)1. 两信号叠加电路 (2)2.低通滤波器 (2)3．带通滤波器 (3)4.放大整形电路 (4)5.计数器 (4)四 Multisim仿真测试 (5)1.仿真过程中遇到的问题与修正 (5)（1）低通滤波器中的问题 (5)（2）带通滤波器中的问题 (7)五安装与调试 (9)1．安装电路所需器材 (9)2．测试方案 (9)3．调试过程 (9)（1）信号源的叠加 (9)（2）低通滤波器的调试 (10)（3）低通滤波波形的放大整形 (11)（4）数码管显示 (11)（5）带通滤波波形 (12)结论 (14)参考文献： (15)一设计任务概述可控进制计数器是一种可以很方便地用于不同进制的计数显示的电子仪器。
实验二8位二进制加减可控计数器设计
实验二8进制加减可控计数器设计一、实验目的1．学习时序电路的设计，仿真和硬件测试，进一步熟悉VHDL设计技术。
2．学习使用SignalTap的使用方法。
3．学习用AS模式下对配置器件的编程。
二、实验内容1．参考书中4-22，设计一个异步清零和同步时钟使能的十进制加法计数器，在QuartusⅡ上进行编辑、编译、综合、适配、仿真。
给出其所有信号的时序仿真波形。
引脚锁定后进行编译、下载和硬件测试实验。
2．使用SignalTap II对此计数器进行实时测试，保存波形。
3．从设计中去除SignalTap II，要求全程编译后生成用于配置器件EPCS1编程的压缩POF文件，并使用ByteBlasterII，通过AS模式对实验板上的EPCS1进行编程，最后进行验证。
4．设计含有异步清零和同步时钟使能的8进制加减可控计数器。
并完成硬件测试。
一般加法计数器的设计参照书本例4-22。
异步清零表示只要清零信号有效，计数器输出为某个特定的值（比如00H），计数器使能表示只有该信号有效时，才开始计数，其他时候停止计数。
另外加减控制线来控制计数器是加还是减。
三、实验报告将实验原理、设计过程、编译仿真波形和分析结果写进实验报告。
四、实验步骤1．创建工程在D盘中新建一个文件夹D:\ cnt10，此文件夹用于存放整个工程。
打开Quartus II 7.2，在菜单中选择File—〉New Project Wizard 将会出现一个信息框，这个对话框介绍创建工程步骤，可以直接选Next，这时会出现如图1所示的对话框。
这里需输入的是欲创建工程的基本信息，三个输入栏中分别输入的是工程将被保存的路径及工程文件夹、工程的名称和顶层实体的名称。
建议工程名与顶层实体名称保持一致。
输入完毕我们就可以点击Next。
图1 新建工程基本信息对话框然后出现图2所示的添加工程文件对话框。
在这里需要做的是将已经写好的VHDL文件加入到工程中。
本次实验，可以直接点击Next，以后再添加VHDL 文件的工作。
基于单片机的可控计数器设计毕业设计
目录摘要 (1)关键词 (1)ABSTRACT (2)KEYWORDS (2)1 引言 (3)1.1数字单片机的技术发展 (3)1.2以单片机为核心的嵌入式系统 (4)1.3本研究课题的发展趋势 (5)2 整体设计方案 (6)2.1单片机的选择 (6)2.2单片机的基本结构 (7)3 计时器的硬件设计 (10)3.1最小系统设计 (10)3.2LED显示电路 (13)3.3键盘控制电路 (14)4 计时器的软件设计 (16)4.1系统软件设计流程图 (16)4.2计时器的原理图 (19)5 系统仿真 (20)5.1PROTUES软件介绍 (20)5.2可控计时器PROTUES仿真 (20)6 调试与功能说明 (21)6.1系统性能测试与功能说明 (21)6.2系统时钟误差分析 (21)6.3软件调试问题及解决 (21)结论 (22)参考文献 (23)致谢 (24)附录 (25)摘要单片机体积小，功耗小，价格低，用途灵活，无处不在，属专用计算机。
是一种特殊器件，需经过专门学习方能掌握应用，应用中要设计专用的硬件和软件。
近年来，单片机以其体积小、价格廉、面向控制等独特优点，在各种工业控制、仪器仪表、设备、产品的自动化、智能化方面获得了广泛的应用。
与此同时，单片机应用系统的可靠性成为人们越来越关注的重要课题。
影响可靠性的因素是多方面的，如构成系统的元器件本身的可靠性、系统本身各部分之间的相互耦合因素等。
其中系统的抗干扰性能是系统可靠性的重要指标。
计数器是一个用以实现计数功能的时序部件，它不仅可用来计数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
单片机在计数器领域的应用也十分广泛,计数器种类很多,根据构成计数器中各触发器的时钟脉冲引入方式，可分为同步计数器和异步计数器。
根据计数制的不同，可分为二进制计数器和非二进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
30秒可控计数器
课程设计报告书题目: 30秒可控计数器课程：数字系统设计专业：电子信息班级：学号：学生姓名：指导教师：2014年6月22日信息工程学系课程设计任务书2014年6月22日信息工程系课程设计成绩评定表随着技术的不断发展，EDA设计得到不断地发展和应用。
本文30秒可控计数器为设计对象，根据运行规则和所需基本功能，采用层次化的设计方法，用verilog硬件描述语言实现30秒计数器。
内容主要涉及算法，控制器的硬件组成框架以及最后整个控制器的检测方案和仿真。
本设计可以实现电梯运行所需的基本功能，并用modelsim进行了仿真。
关键词：FPGA ； Verilog HDL电子计数器（包含电子式计数继电器）归属于计数继电器，在工业自动化控制中有着广泛的应用。
电子计数器已由原来只在控制电路中作计数及计数控制，现已逐步拓展到可以进行自动定长控制。
这种功能的实现，使电子计数器不单适用于工业自动化控制，而且也对其它诸多领域：如电缆电线、纺织、印刷等行业中长度（定长）数量进行控制，使产品更趋于自动化的需求，从而大大提高了产品自动化控制能力。
目前，AN系列计数器产品已广泛使用于上述领域。
1．1电子计数器的控制功能及计数方式电子计数器的计数功能主要由自身元器件（如内部集成电路）和外部计数信号以及所配传感器来实现相应的计数。
从计数的控制功能方式可分为电子累加计数器和电子预置计数器两种。
累加计数器只有计数功能但无输出信号，不能对外部器件进行控制；而预置计数器可以采用加法、减法、加减可逆、随机可逆等方法计数，当计数值达到预置数时，发出符合信号驱动计数器内部控制电路，使内部执行继电器工作，使相应的触点转换，实现对外部器件进行有效控制。
1．2计数器计数信号计数器计数输入信号一般分以下几种形式：a．点输入；b．脉动电压输入；c．脉动电平输入；d．传感器输入。
1．3电子式计数器停电记忆功能计数器作为一个较为特殊的显示控制器件，在很多场合中需要计数器应有断电（计数器工作电源）数据保持功能，一般按功能可分为：a．普通型；b．停电保持数据型。
11实验十一可控计数器的设计与调试
11实验十一可控计数器的设计与调试
实验十一可控计数器的设计与调试
一、实验目的：
1、熟悉EDA软件的使用和VHDL的设计应用。
2、锻炼综合设计能力，掌握可控计数器的设计。
二、实验要求：
1、设计一个五进制计数器，由一个按键控制按以下不同的方式计数：
按第一次，按0、1、2、3、4、0、1、2、3、4......顺序循环计数；
按第二次，按1、3、5、7、9、1、3、5、7、9......顺序循环计数；
按第三次，按A、B、C、D、E、A、B、C、D、E......顺序循环计数；
按第四次，按8、6、4、2、0、8、6、4、2、0......顺序循环计数；
再按则依上述循环......
2、分别用2位数码管动态显示控制信号（按1、2、
3、
4、1、2、3、4的顺序循环计数）和计数状态，最好隔开一位；
3、设置复位键，用以实现复位功能：当该端有效时，状态立即复位到“1”、“0”状态，即计数器从第一次的0开始重新计数。
三、实验原理：略
四、实验内容：
1、用VHDL编制以上计数器的源程序，完成其编译和功能仿真，并生成符号入库；
2、用VHDL编制扫描显示驱动模块（可调用在实验中做过的现成模块），该模块可不做仿真；
3、用原理图方式调用以上模块完成顶层设计并编译通过；
4、完成芯片引脚锁定和硬件下载；
5、在EDA实验箱上完成实际调试；
6、在规定时间内完成以上工作，并按照完成步骤计分。
7、设计文件上传。
五、实验扩展：
进一步完善系统功能，设计更灵活更丰富的可控计数器。
重复上述过程。
Removed_EDA实验16位二进制加减可控计数器
1、掌握16位二进制加减可控计数器的设计思想，完成设计；2、熟悉QuartusⅡ对程序进行编译、调试和仿真的过程；3、掌握VHDL语言的表达；4、该计数器含有异步清零和计数使能功能。
二、实验内容和原理1、实验内容：根据实验要求，在QuartusⅡ中从所要实现的功能出发编写实验代码，并进行编译、调试和仿真。
2、实验原理：用IF语句将加、减法计数器连接起来；以MODE作为控制信号，选择进行加法或减法运算；以RST作为异步清零信号，当RST为‘1’时将对计数器清零，即复位，这项操作是独立于CLK的，称异步；以EN作为始能信号，只有EN=1且RST无效（即RST=0），若此时有CLK信号，计数器才工作。
三、实验环境QuartusⅡ软件四、操作方法与实验步骤1、分析二进制加法、减法计数器工作原理，由此设计控制信号，使计数器可控；2、在QuartusⅡ中建立计数器工程，进行程序编写、调试、编译、仿真；3、对实验所得的时序图形进行分析。
五、实验数据记录和处理将程序进行仿真得到的波形图如下所示六、实验结果与分析：从仿真的时序图上可以看出，MODE的电平决定加操作还是减操作；RST为高电平有效，立即的将CQ置零；只有在EN为高电平且RST为低电平的情况下，CQ随着时钟上升沿的到来计数。
七、实验心得与体会通过该实验，我初步掌握了VHDL语言的基本使用方法，熟悉了QuartⅡ软件的操作流程。
八、程序代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY add16 ISPORT(CLK,RST,EN:IN STD_LOGIC;CQ:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);COUT:OUT STD_LOGIC;MODE:IN STD_LOGIC);END add16;ARCHITECTURE behav OF add16 ISBEGINPROCESS(CLK,RST,EN)VARIABLE CQ_IN:STD_LOGIC_VECTOR(15 DOWNTO 0);BEGINIF RST='1' THENCQ_IN:=(OTHERS=>'0');ELSIF CLK'EVENT AND CLK='1' THENIF EN='1' THENIF MODE='1' THENIF CQ_IN<65535 THENCQ_IN:=CQ_IN+1;COUT<='0';ELSE CQ_IN:=(OTHERS=>'0'); COUT<='1';END IF;ELSIF MODE='0' THENIF CQ_IN>0 THENCQ_IN:=CQ_IN-1;COUT<='0';ELSECQ_IN:=(OTHERS=>'1');COUT<='1';END IF;END IF;END IF;END IF;CQ<=CQ_IN;END PROCESS; END behav;。
58位可控加减法器设计实验设计思路
58位可控加减法器设计实验设计思路设计思路：1.设计目标：设计一个可控加减法器，实现两个n位二进制数的加减法运算，并且能够通过控制信号选择加法或减法运算。
2.确定输入输出：输入为两个n位的二进制数A和B，以及一个控制信号S，输出为一个n位的二进制数C，表示加减法结果。
3.设计原理：加减法运算的实质是多位二进制数的逐位相加。
根据数字电路的原理，我们可以采用逐位全加器的方式完成加减法运算。
4.设计步骤：(1)设计全加器：一个全加器可以完成两个输入位和一个进位位的加法运算，输出一个和位和一个进位位。
根据全加器的真值表和卡诺图，可以使用逻辑门电路设计一个全加器。
(2)设计n位可控加减法器：根据逐位相加的原理，可以设计一个n位的可控加减法器。
对于每一位的加减法运算，我们可以通过控制信号S来选择相应的输入信号。
当S为0时，选择两个输入数的相应位进行相加；当S为1时，在两个输入数的相应位进行相减。
同时，还需要考虑进位的传递问题，以及最高位的溢出问题。
(3)结合n位全加器和n位可控加减法器，可以实现一个完整的可控加减法器电路。
5.确定控制信号S的设计：可控加减法器需要一个控制信号S来选择加法或减法运算。
我们可以通过一个开关或者一个控制寄存器来控制S的值。
当控制信号为0时，进行加法运算；当控制信号为1时，进行减法运算。
6.设计电路框图和布局：根据上述设计思路，可以绘制可控加减法器的电路框图和布局。
在设计电路布局时，需要考虑信号的传输路径、布线的优化和电路稳定性等因素。
7.仿真和验证：使用电路设计软件进行仿真和验证。
在仿真中，可以输入不同的测试样例，验证可控加减法器的正确性和稳定性。
需要特别关注边界情况和溢出情况的处理。
8.制作原型：根据电路设计结果，可以进行实际电路的制作和调试。
根据实际情况，可以选择不同的集成电路元件，如逻辑门芯片、触发器等，并根据需要进行连线、焊接等操作。
9.测试和优化：对制作好的原型进行测试和优化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《可编程器件》课程设计报告课题：可控计数器的设计班级学号学生姓名专业电子科学与技术系别电子信息工程系指导老师淮阴工学院电子与电气工程学院2014年11月可控计数器的设计一、设计目的《可编程器件》课程设计是一项重要的实践性教育环节，是学生在校期间必须接受的一项工程训练。
在课程设计过程中，在教师指导下，运用工程的方法，通过一个简单课题的设计练习，可是学生通过综合的系统设计，熟悉应用系统的是设计过程、设计要求、完成的工作内容和具体的设计方法，了解必须提交的各项工程文件，也达到巩固、充实和综合运用所学知识解决实际问题的目的。
通过课程设计，应能加强学生如下能力的培养：（1）独立工作能力和创造力；（2）综合运用专业及基础知识，解决实际工程技术问题的能力；（3）查阅图书资料、产品手册和各种工具书的能力；（4）工程绘图的能力；（5）编写技术报告和编制技术资料的能力。
二、设计要求①1、设计一个五进制的计数器，由两个控制键SEL控制不同的计数方式②2、当SEL=00时，按0、1、2、3、4、0、1、2，3、4···顺序计数③3、当SEL=01时，按0、2、4、6、8、0、2、4、6、8···顺序计数④4、当SEL=10时，按1、3、5、7、9、1、3、5、7、9···顺序计数⑤5、当SEL=11时，按5、4、3、2、1、5、4、3、2、1···顺序计数⑥6、由数码管分别译码显示控制信号和计数状态，分别用 3 位数码管动态显示⑦7、给出VHDL语言的源程序三、一般设计要求（1）独立完成设计任务；（2）绘制系统硬件总框图；（3）绘制系统原理电路图；（4）制定编写设计方案，编制软件框图，完成详细完整的程序清单和注释；（5）制定编写调试方案，编写用户操作使用说明书；（6）写出设计工作小结。
对在完成以上文件过程所进行的有关步骤如设计思想、指标论证、方案确定、参数计算、元器件选择、原理分析等作出说明，并对所完成得设计作出评价，对自己整个设计工作中经验教训，总结收获和今后研修方向。
四、设计的具体实现1、实验原理计数器是一种多功能的电子测量仪器。
它利用电子学的方法测出一定时间内输入的脉冲数目，并将结果以数字形式显示出来。
可控五进制计数器是每五个脉冲信号向前进一位，且当控制端不同时，产生的进位输出不同。
再利用数码管显示相应的数值。
首先利用进程p1来实现4种模式的计数功能，由信号sel来控制选择具体是哪种模式；再利用进程p2来扫描3个数码管，而其中1个用来显示计数值，2个用来显示控制信号的值；最后通过进程p3来对数码管进行驱动译码，将相应的五进制数值利用数码管体现出来。
图1.实验原理图2、模拟框图clk cnt selysm x计数器模块扫描模块数码管clkduan图2.模拟结构框图3、可控计数器设计流程图3.设计流程4、各个模块（1）计数器单元模块图4.计数器单元模块CLK是计时时钟，也是扫描时钟，SEL计数模式控制信号，Y接收cnt的计数值。
它利用电子学的方法测出一定时间内输入的脉冲数目，并将结果以数字形式显示出来。
可控五进制计数器是每五个脉冲信号向前进一位，且当控制端不同时，产生的进位输出不同。
（2）扫描单元SHEJI3图5.扫描单元模块CLK是计时时钟，也是扫描时钟，SEL计数模式控制信号，DUAN代表3个数码管。
利用扫描脉冲扫描3个数码管，而其中1个用来显示计数值，2个用来显示控制信号的值。
（3）数码管译码SHEJI3CLK SM[6··0]CLK DUAN[5··0]图6.数码管译码模块CLK是计时时钟，也是扫描时钟，SEL计数模式控制信号，DUAN代表3个数码管，SM是数码管的七段是数码管数字七段，它主要用来对数码管进行驱动译码，将相应的五进制数值利用数码管体现出来。
5、管脚分配五、系统的源程序（VHDL）1.计数环节library ieee;useuseentity LQ isport(clk,ck:in std_logic;--clk是计数时钟,ck是扫描时钟sel:in std_logic_vector(1 downto 0);--计数模式控制信号sm:out std_logic_vector(6 downto 0);---数码管的七段duan:out std_logic_vector(2 downto 0));--3个数码管end LQ;architecture art of LQ issignal cnt:std_logic_vector(3 downto 0);--信号cnt用来计数signal temp:integer range 0 to 2;signal x: std_logic_vector(3 downto 0);--数码管动态显示的值signal y: std_logic_vector(3 downto 0);--接收cnt的计数值beginp1:process(clk)--进程p1主要用来实现4种模式的计数功能,由信号sel 来控制选择具体是哪种模式beginif(clk'event and clk='1')thencase sel iswhen "00"=>if(cnt>="0100")thencnt<="0000";else cnt<=cnt+1;end if;when "01"=>if(cnt>="1000" or cnt="0001" or cnt="0011" or cnt="0101"or cnt="0111")then cnt<="0000";else cnt<=cnt+2;end if;when "10"=>if(cnt>="1001" or cnt="0000" or cnt="0010" or cnt="0100" or cnt="0110" or cnt="1000")thencnt<="0001";else cnt<=cnt+2;end if;When "11"=>if(cnt>"0101" or cnt="0001" or cnt="0000")then cnt<="0101";else cnt<=cnt-1;end if;when others=>cnt<="1111";end case;y<=cnt;end if; end process p1;2.扫描单元p2:process(clk) --进程p2主要用来扫描3个数码管,其中1个用来显示计数值,2个用来显示控制信号的值beginif(clk'event and clk='1') thencase temp iswhen 0=>duan<="001";case sel iswhen"00"=>x<=(4-y);when"01"=>x<=(8-y);when"10"=>x<=(10-y);when"11"=>x<=(6-y);end case;when others=>duan<="010"or"100";x<="00"&sel; end case;temp<=temp+1;end if;end process p2;3.数码管译码部分p3:process(x) --进程p3主要用来对数码管进行驱动译码begincase x iswhen "0000"=>sm<="1111110";when "0001"=>sm<="0110000";when "0010"=>sm<="1101101";when "0011"=>sm<="1111001";when "0100"=>sm<="0110011";when "0101"=>sm<="1011011"; when "0110"=>sm<="1011111"; when "0111"=>sm<="1110000"; when "1000"=>sm<="1111111"; when "1001"=>sm<="1111011"; when others=>sm<="0000000"; end case;end process p3;end art;六、程序的调试分析与仿真1、SEL=002、SEL=013、SEL=104、SEL=11七、总结为期两周的课程设计结束了，从程序的编写，到编译调试和仿真，最后得出实验结果，在这一过程中，我学到了许多，可以说是收获颇丰。
首先，我便发现我学习中的一大陋习，那就是基础知识不够牢固，而原因就是我上课的时候不太认真听讲，所以在刚开始编写代码的时候，我一头雾水，根本不知该从何处下手。
还好我通过上网查找资料，去图书馆翻阅书籍，还有询问指导老师不懂的地方，我渐渐的补充了基础知识，也对本次实习内容有所了解，并且对我们小组的实验课题--可控计数器的设计有了明确认识。
于是我和同组的一些成员一起研究，翻阅相关书记查找资料，找寻相似的例题，通过对比和排查，初步仿照着设计出了代码，然后再通过检查核实，最终编写出满足设计要求的代码。