功能数字钟的电路设计
多功能数字钟的电路设计-数电课程设计报告
吉林建筑大学电气与计算机学院数字电子技术课程设计报告设计题目：多功能数字钟的电路设计专业班级：自动化141学生姓名：学号：指导教师：设计时间：2016.06.20－2016.07.01多功能数字钟的电路设计报告一、设计任务及要求本课程设计的基本任务，通过指导学生循序渐进地独立完成数字电路的设计任务，加深学生对理论知识的理解，有效地提高了学生的动手能力，独立分析问题、解决问题能力，协调能力和创造性思维能力。
侧重提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力。
学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。
设计要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2.具有校时功能，可分别对“时”、“分”进行单独校时。
3.能用硬件成功实现以上各功能。
4.具有整点自动报时功能，整点前的6s自动发出鸣叫声，步长1s，每1s 鸣叫一次，前五响是低音，最后一响为高音。
二、设计的作用、目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
掌握数字钟的设计、组装与调试方法。
熟悉集成电路的使用方法。
三、设计过程1.方案设计与论证1.1系统设计思路能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使用3个2位数码管显示。
1.2总体方案系统原理框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
多功能数字钟电路设计
多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
A功能数字钟的电路设计
功能数字钟的电路设计数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
1、设计目的1）掌握数字钟的设计、组装与调试方法。
2）熟悉集成电路的使用方法。
2、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
选做：1）闹钟功能，可按设定的时间闹时。
2）日历显示功能。
将时间的显示增加“年”、“月”、“日”。
3、数字钟的基本原理及电路设计一个具有计Array时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：图 1数字钟整机逻辑图振荡器方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图 2 555与RC 组成的多谐振荡器图 分析：图中的C2为保护电容，其取值并没有什么要求。
在本设计中，我假设输出的脉冲的占空比为2/3，并且把555与RC 组成的多谐振荡，参考书本上的方案得出占空比3222121=++=R R R R q 故得到R1=R2。
又有电路的振荡周期T=T1+T2=(R1+2R2)Cln2得T=(R1+2R2)Cln2=103-S 。
我在实验中取电容为10nf 。
带入式中，可以得出R1=R2=48K Ω。
在这里取两个47K Ω电阻和滑动电阻2K Ω。
仿真结果如图所示，误差还是比较低的。
方案二：石英晶体振荡器。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。
多功能数字钟电路设计实验报告
多功能数字钟电路设计实验报告实验目的：设计一个多功能数字钟电路，能够显示当前时间，并具备闹钟、秒表和计时等功能。
实验原理：1. 数码管显示：使用4位共阴极数码管进行显示，采用BCD码方式输入。
2. 按键输入：使用按键进行时间的调节和选择功能。
3. 时钟频率：使用晶体振荡器提供系统时钟，通过分频电路控制时钟频率。
实验器材：1. 4位共阴极数码管2. 按键开关3. 74LS90分频器4. 时钟晶体振荡器5. 耐压电容、电阻等元件6. 电路连接线实验步骤：1. 连接电路：根据电路原理图，将数码管、按键开关、74LS90分频器、晶体振荡器等连接起来，注意接线正确。
2. 编写程序：根据实验要求，编写相应的程序，实现时钟、闹钟、秒表和计时等功能。
3. 调试电路：将电路通电并运行程序，观察数码管的显示情况和按键功能是否正常。
4. 测试功能：分别测试多功能数字钟的时钟、闹钟、秒表和计时等功能，确保功能正常。
5. 完善实验报告：根据实验结果和观察情况，完善实验报告，并附上电路原理图、程序代码等。
实验结果：经过调试和测试，多功能数字钟电路能够正常显示时间，并具备时钟、闹钟、秒表和计时功能。
使用按键进行时间调节和功能选择，数码管根据不同功能进行相应的显示。
实验总结：通过本次实验，我掌握了多功能数字钟电路的设计原理和实现方法，并且了解了数码管显示、按键输入、时钟频率控制等相关知识。
实验过程中，我发现电路连接正确性对功能实现起到关键作用，同时合理编写程序也是确保功能正常的重要环节。
通过实验，我对数字电路的设计和实现有了一定的了解，并且培养了动手实践和解决问题的能力。
多功能数字钟电路设计
多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。
可以使用七段显示器来显示数字。
2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。
3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。
4.日历功能：设计一个日历功能，可以显示当前的日期和星期。
5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。
6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。
7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。
8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。
这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。
多功能数字钟电路设计 - 多功能数字中电路设计
多功能数字钟电路设计一功能要求1 基本功能：⑴准确计时，以数字形式显示时、分、秒的时间；⑵小时的计时要求为24进位，分和秒的计时要求为60进位；⑶校正时间，时、分快校（1HZ）。
2 扩展功能：⑴定时报，时间自定，闹1分钟（1KHZ）；⑵仿广播电台正点报时；⑶报整点时数；二主体电路设计数字钟电路系统由主体电路和扩展电路两大部分组成。
其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
其组成框图如下：显示器及译码器部分为板载，因此只需要设计计数器，校时电路和扩展电路。
1.小时计数器时计数器是一个24进制计数器，其计数规律为00—01—…—22—23—00…即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。
原理图如下：使用了两片74LS161（4位二进制同步加法计数器）来实现小时计数，即模24的计数器。
HOUR[0]~HOUR[3]为小时个位，HOUR[4]~HOUR[7]为小时十位。
2. 分秒计数器分和秒计数器都是模60的计数器。
其计数规律为00—01—…—58—59—00…其原理图如下：秒计数器与上图相同，图略。
分别使用了两片74LS161来实现分和秒的计数，均为。
其中MIN[0]~MIN[3]为分个位，MIN[4]~MIN[7]为分时位，SEC[0]~SEC[3]为秒个位，SEC[4]~SEC[7]为秒时位。
3. 校时电路当数字钟接通电源或者计数出现误差时，需要校正时间（或称校时）。
校时是数字中应具备的基本功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的要求是，在小时校正时不影响分和秒的正常计数；再分校正时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种，“快校时”是，通过开关控制，使计数器对１Hz的校时脉冲计数。
“慢校时”使用手动产生单脉冲作校时脉冲。
本实验只要求实现“快校时”。
其原理图如下：4. 定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”。
多功能数字钟电路设计
多功能数字钟电路设计1、功能要求：①基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。
②扩展功能：定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。
2、设计步骤与要求：①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低；②设计各单元电路，并用Multisim软件仿真；③在通用电路板上安装电路，只要求显示时分；④测试数字钟系统的逻辑功能；⑤写出设计报告。
设计报告要求：写出详细地设计过程（含数字钟系统的整机逻辑电路图）、调试步骤、测试结果及心得体会。
3、给定的主要器件：码管BS202（4只），发光二极管（2只），555（2片）。
4、仪器和设备:稳压电源（或数字逻辑学习机），双踪示波器，数字万用表、数字通用板、拨线钳和电烙铁等。
5、参考文献:[1]《电子技术基础课程设计指南》清华大学出版社，焦宝文主编；[2]《电子线路设计大全》华中科技大学出版社，陈碗儿主编[3]《数字电子技术基础》清华大学出版社，阎石主编[4]《TTL集成电路大全》，电子工业出版社6、数字电子钟的设计提示（1）数字电子计时器组成原理图1数字电子计时器的结构框图（2）用74160实现12进制计数器（3）校时电路当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。
校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。
为使电路简单，这里只进行分和小时的校准。
校时可采用快校时和慢校时两种方式。
校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。
图3中C 1、 C 2用于消除抖动。
CLKD 0 D 1 D 2 D 3CLK ETEP Q 0 Q 1 Q 2 Q 3CLD ’R D ’74LS160D 0 D 1 D 2 D 3 CLK ETEP Q 0 Q 1 Q 2 Q 3CLD ’R D ’74LS160111图2 用整体置零法构成的12进制计数器时显示器分显示器秒显示器时译码器 分译码器 秒译码器 时计数器 分计数器 秒计数器 校时电路振荡器分频器定时控制仿电台报整点报时主体部分扩展 部分图3 校时电路4、时基电路图4 由555定时器构成的多谐振荡器5、定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置进行控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
数字钟电路设计
数字钟电路设计
数字钟电路设计
一、电路设计思路
1、硬件资源：采用单片机AT89C51，1K SRAM及24C02 EEPROM 存储器，用以存储日期和时间，芯片内部晶振提供时钟信号；光耦等外围电路。
2、编程设计：采用C语言进行程序设计，通过芯片的定时器控制实现自动更新，利用按键设置日期和时间；
3、显示方式：采用7段LED显示器显示出时间和日期；
4、电源：采用DC5V电源供电；
二、电路设计
1、硬件结构：主要包括单片机AT89C51，EEPROM存储器24C02，7段数码管，按键，外部晶振等构成，以下是具体的电路图：
2、编程设计：
（1）定时器0、1的初始化：配置定时器0为定时器模式，定时时间为1ms；定时器1为捕捉模式，定时时间为1s；
（2）按键设置日期和时间：采用按键设置日期和时间，按键按下后，单片机检测按键是否发生改变，如果按键发生改变，则将改变的日期、时间储存到EEPROM，并将信息显示在7段数码管上；
（3）通过定时器0、1的自动更新：每隔1s检测一次是否需要更新时间，如果需要更新时间，则将更新后的时间储存到EEPROM，并将更新后的时间显示在7段数码管上；
三、电路总结
本电路采用单片机AT89C51，EEPROM存储器24C02，7段数码管，按键，外部晶振等构成，采用C语言进行程序设计，通过芯片的定时器控制实现自动更新，利用按键设置日期和时间；采用7段LED显示器显示出时间和日期；采用DC5V电源供电；整个电路的控制程序简单，容易实现。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
功能数字钟的电路设计
一、设计任务与要求
1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
选做：
1）闹钟功能，可按设定的时间闹时。
2）日历显示功能。
将时间的显示增加“年”、“月”、“日”。
二、数字钟的基本原理
一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校
时电路、报时电路等七部分组成。
石英晶体振荡器产生的
信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计
数结果通过“时”、“分”、“秒”译码器译码，并通过显示
器显示时间。
数字钟的整机逻辑框图如下：
图 1数字钟整机逻辑图
1）振荡器
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。
用反相器与石英晶体构成的振荡电路如图2所示。
利用两个非门G1和G2自我反馈，使它们工作在线形状态，然后利用石英晶体Z1来控制振荡频率。
振荡器振荡频率的精度与稳定度基本上决定数字钟的准确度,晶振频率越高，计时准确度越高。
目前常见的石英晶振频率是4M H z时，则振荡器输出频率为4M H Z。
图2 石英晶体振荡电路
振荡器还可以采用555时基电路代替。
2）分频器
时间标准信号的频率很高，要得到秒脉冲，需要分频电路。
例如，振荡器输出4MH Z信号，可通过D触发器（如74LS74）进行4分频变成1MH Z，也可以将10分频计数器74LS160（或74LS90）行4分频变成1MH Z，然后送到10分频计数器74LS160（或74LS90），经过6次10分频而获得1H Z的方波信号。
⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十
位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
⑸整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.
三、原理电路方案比较以及各单元电路；
（1）时间脉冲产生电路
方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图 1 555与RC组成的多谐振荡器图
方案二:由逻辑门电路和RC组成RC振荡电路。
方案三：由逻辑门电路和石英晶体做成的石英晶体振荡器。
由于555定时器产生的方波信号误差较不适合和做时钟脉冲信号。
方案一否定。
而RC组成的振荡器易受温度影响。
不适合用作时钟基础信号。
而由石英晶体组成的振荡器输出信号稳定且抗干扰能力强加上电路简单，被选作此时钟的信号源。
综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。
电路图如下所示
图中有几点需要注意：
a、电阻最小10M，电容10p-47p，
b、如用的是TI的4060 则要在10M电阻和晶振之间在10端那条线上介个100K
电阻不然不能正常起振!请注意
元件选择：
此处用的晶振为32768HZ晶振。
CD4060包含振荡电路所需的非门。
(2)分频电路
一般要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，从尽量减少元器件数量的角度来考虑，这里可选多极２进制计数电路CD4060和CD4040来构成分频电路。
CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
综上所述，可选择CD4060同时构成振荡电路和分频电路。
如图可实现15级2分频，即可得1Hz信号。
9端输出1HZ信号。
(3)计数电路
A、因为秒位和分位是六十进制故选择十进制加法器。
当秒的各位走到10，便从进位端CO输出高电平到十位的计数端。
当十位数字到六时便输出清零信号，从而达到六十进制的效果。
B、小时位显示的时候，因为只有二十四小时，所以采用24进制。
当计数达到24的时候便输出清零信号进行置零。
芯片选择方面：
如果要用到加法器类似160那种元件则还要加上译码电路，这样会使得带你撸练习复杂。
而采用CD40110这种带译码输出功能的十进制计数器来实现时钟功能就会使电路简化许多。
至少省了六个译码芯片。
以下是CD40110的基本信息
CD40110引脚图
C、六十进制计数器的连接（包括秒位、分位）：共阴七段BCD码
从图中看出6的笔段码特殊在b位是0，其他未都是1.利用这这特征就行六十进制的清零。
具体实现方法是在输出6的那个CD4011芯片的a，c,d,e,f,g连一个8/1的与门电路如CD4068（1脚与门输出，13脚与非门输出）.电路图如下：
D、二十四进制。
二十四进制清零的机制就是当计数到24时输出一个清零信号让两个计数芯片清零。
从而达到效果。
一上图的BCD码看出:
2的笔段码中的B2位即C端特殊从上往下看只有这位是零所以用或非门（如CD4078）比较合适；
在看4的笔段码其中零的部分和1的笔段码的零重合所以完全接或非门或导致21进制清零。
所以在B5即F口处接个非门然后在连接到或非门当然B4位即E口（或者D口）也要链接到或非门。
这样二十四进制的清零接法如图所示：
（4）报时电路：
设计要求整点报时，即时当分位60清零的时候给一个刺激信号让报时电路工作。
而60进制的清零信号（也就是小时位的进位信号）平时都处在低电平，清零时输出高电平。
这样加上一个反相器就满足单稳态电路的触发信号的要求。
要有源蜂鸣器响，就要给其一段高电平。
正好数电里有一个电路叫单稳态电路
所以只要计算RC就可以让蜂鸣器响一秒。
经计算的R=1M,C为105(NE555中包含与非门以及非门)
(5)调时电路：
需要调试时本方案采用断开秒位的输入信号，把其信号接到分位的信号输入端以及小时位的信号输入端。
当然要做好防抖保护。
四、整体电路：
由于器件繁多，加上接线复杂。
这里就不全部连线。
单元电路连线上面已有。
这里就不多余练线。
实物电路图：
五、元件清单：
六、总结：
此电路优点在于省去了单独的译码电路，使电路芯片大大减少。
同时也方便连线。
缺点是由于当初排版安排不是很合理导致两块板的使用率只有%50。
浪费了器材。
由于电阻选择不合理导致数码管太亮。
1.2k合适。
需要改进的地方就是由于时间仓促未使用PCB。
在设计此电路的过程中发现在一些器件使用上在多熟悉，以为许多器件并不像网上说的那样使用。
还需要自己捉摸。
比如在晶振电路中加100k的电阻。
在带你调试的过程中要有耐心，仔细检查电路的连接是否有问题。