第4单元-组合逻辑电路的测试方法
组合逻辑电路实验分析
实验四组合逻辑电路实验分析一、实验目的1．掌握组合逻辑电路的分析方法与测试方法；2．了解组合电路的冒险现象及消除方法；3．验证半加器、全加器的逻辑功能。
二、预习要求1．复习组合逻辑电路的分析方法；2．复习用与非门和异或门等构成的半加器、全加器的工作原理；3．复习组合电路冒险现象（险象）的种类、产生原因，如何消除？三、实验原理1．组合逻辑电路由很多常用的门电路组合在一起，实现某种功能的电路，它在任意时刻的输出，仅取决于该时刻输入信号的逻辑取值，而与信号作用前电路原来的状态无关。
2．组合逻辑电路的分析是指根据所给的逻辑电路，写出其输入与输出之间的逻辑函数表达式或真值表，从而确定该电路的逻辑功能。
其分析步骤为：3．组合电路的冒险现象(1)实际情况下，由于器件的延时效应，在一个组合电路中，输入信号发生变化时，输出出现瞬时错误的现象，把这现象叫做组合电路中的冒险现象，简称险象。
这里研究静态险象，即电路达到稳定时，出现的险象。
可分为0型静态险象（如图4-1）和1型静态险象（如图4-2）:图4-1 0型静态险象其输出函数Y=A+A,在电路达到稳定时，即静态时，输出Y总是1。
然而在输入A变化时，输出Y的某些瞬间会出现0，Y出现窄脉冲，存在有静态0型险象。
图4-2 1型静态险象其输出函数Y=A+A,在电路达到稳定时，即静态时，输出Y总是O。
然而在输入A变化时，在输出Y的某些瞬间会出现1，Y出现窄脉冲，存在有静态1型险象。
（2）进一步研究得知，对于任何复杂的组合逻辑电路，只要能成为A+A或A A的形式，必然存在险象。
为了消除险象，通常用增加校正项的方法，如果表达式中出现A+A形式的电路，校正项为被赋值各变量的“乘积项”；表达式中出现A A形式的电路，校正项为被赋值各变量的“和项”。
例如：逻辑电路的表达式为Y=A B+AC；当B=C=1时，Y=A+A，Y正常情况下，稳定后应输出1，但实际中出现了0型静态险象。
这时可以添加校正项BC，则Y A B+AC+ BC=A+A+1=1,从而消除了险象。
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
第4单元-组合逻辑电路的测试方法
0
G4
G7
G9
0 s-a-1 1 1
G5
Z
AND A B Y 0 0 0 0 1 0 1 0 0 1 1 1
X4
0
0 G8 1 测试向量为X1X2X3X4X5 = 10001
0
X2 X3 G6
选择路径G8G9的测试向量？
NAND A B Y 0 0 1 0 1 1 1 0 1 1 1 0
1. 一维敏感路径法
1 2 3
4 G1 G2 5 6
G3
G2
1 0 0 0 0 X 1 1 1
3. D算法
3. D算法
例如，对于或非门，D体传输为
真值表 D体传递关系
a b c 0 D D 0 D D a 0 0 1 1 b 0 1 0 1 c 1 0 0 0
a b
c
D体传递关系说明： • 如果或非门的一个输入端为0，则输出与另一个输入端 成互补关系； • 当多个输入端的值相同时，输出也可以通过互补的关 系反映出来。
1 2 3 4 5 G1 6 G2 s-a-0 G4
8
7 G3 G5 9
与节点6相关的三个门G2、G4、G5对应的故障初始D体和 与节点6无关的两个门G1、G3的单字覆盖表分别为
G2
3 4 6 1 0 0 1 1 1
G4
2 6 8 0 D D 0 D D
G5
7 8 9 1 1 1 X 1 0
G1
2 1 X 0 5 0 0 1 3 0 X 1
第四单元 组合逻辑的测试方法
第四单元 组合逻辑的测试方法
1. 一维敏感路径法
2. 布尔差分法
3. D算法
4. 延迟故障检测
组合逻辑电路的设计与测试实验
文章标题：深度探析：组合逻辑电路的设计与测试实验1. 前言组合逻辑电路是数字电路中的重要组成部分，它在计算机领域、通信领域、工业控制等领域都有着广泛的应用。
在本文中，我们将深入探讨组合逻辑电路的设计与测试实验，旨在帮助读者更深入地理解这一主题。
2. 组合逻辑电路的基本原理组合逻辑电路由多个逻辑门按照一定的逻辑功能组成，并且没有存储功能。
其输入变量的取值和逻辑门的连接方式确定了输出变量的取值。
在组合逻辑电路中，常见的逻辑门包括与门、或门、非门等。
通过这些逻辑门的组合，可以实现各种复杂的逻辑功能。
3. 组合逻辑电路的设计方法（1）真值表法：通过列出输入变量的所有可能取值，计算输出的取值，得到真值表。
然后根据真值表来设计逻辑门的连接方式。
（2）卡诺图法：将真值表中的1和0用图形方式表示出来，然后通过化简操作，得到最简的逻辑表达式。
（3）逻辑代数法：利用逻辑代数的基本定理，将逻辑函数化简到最简形式。
4. 组合逻辑电路的测试实验组合逻辑电路的测试实验是为了验证设计的电路是否符合设计要求和功能。
常用的测试方法包括输入端给定法、输出端测量法、故障诊断法等。
在进行测试实验时，需要注意测试的充分性和有效性，避免遗漏潜在的故障。
5. 个人观点和理解组合逻辑电路的设计与测试实验是数字电路课程中非常重要的一部分，它不仅需要对逻辑门的基本原理有深入的理解，还需要具备灵活运用逻辑门的能力。
测试实验则是验证设计是否符合要求，是课程中的一次实际应用练习。
6. 总结与回顾通过本文的探讨，我们更深入地了解了组合逻辑电路的设计与测试实验。
通过对其基本原理和设计方法的分析，我们可以更好地掌握其设计和实验的要点。
在参与实验的过程中，我们也能够理解数字电路理论知识的实际应用。
结语组合逻辑电路的设计与测试实验是一门充满挑战的学科，通过不断地学习和实践，我们可以逐步掌握其中的精髓，为将来的应用打下坚实的基础。
在此，我希望读者能够在实践中不断提升自己，探索数字电路领域更多的精彩，期待你也能在这片领域中取得更多的成就。
组合逻辑电路分析
实验名称组合逻辑电路分析、设计与测试一、实验目的1.掌握组合逻辑电路的分析与测试方法；2.掌握用门电路设计组合逻辑电路的方法。
二、实验原理1.组合逻辑电路的分析与测试组合逻辑电路是最常见的逻辑电路，即通过基本的门电路（比如与门，与非门，或门，或非门等）来组合成具有一定功能的逻辑电路。
组合逻辑电路的分析，就是根据给定的逻辑电路，写出其输入与输出之间的逻辑函数表达式，或者列出真值表，从而确定该电路的逻辑功能。
组合逻辑电路的测试，就运用实验设备和仪器，搭建出实验电路，测试输入信号和输出信号是否符合理论分析出来的逻辑关系，从而验证该电路的逻辑功能。
组合逻辑电路的分析与测试的步骤通常是：（1）根据给定的组合逻辑电路图，列出输入量和中间量、输出量的逻辑表达式；（2）根据所得的逻辑式列出相应的真值表或者卡诺图；（3）根据真值表分析出组合逻辑电路的逻辑功能；（4）运用实验设备和器件搭建出该电路，测试其逻辑功能。
2.组合逻辑电路的设计与测试组合逻辑电路的设计与测试，就是根据设计的功能要求，列出输入量与输出量之间的真值表，通过化简获得输入量与输出量之间的逻辑表达式，然后根据逻辑表达式用相应的门电路设计该组合逻辑电路，然后运用实验设备与器件搭建实验电路，测试该电路是否符合设计要求。
组合逻辑电路的设计与测试的步骤通常是：（1）根据设计的功能要求，列出真值表或者卡诺图；（2）化简逻辑函数，得到最简的逻辑表达式；（3）根据最简的逻辑表达式，画出逻辑电路；（4）搭建实验电路，测试所设计的电路是否满足要求。
三、预习要求1.阅读理论教材上有关组合逻辑电路的分析与综合以及半加器等章节内容，以达到明确实验内容的目的。
2.查阅附录有关芯片管脚定义和相关的预备材料。
四、实验设备与仪器1.数字电路实验箱；2.芯片74LS00；74LS20。
五、实验内容1.半加器逻辑电路的分析与测试SC图5.5.1 半加器的逻辑电路（1） 根据图5.5.1写出中间量（1Z 、2Z 和3Z ）和输出量（S 和C ）关于输入量（A 和B ）的逻辑表达式。
组合电路功能及测试ppt课件
中间部分宽条是由中间一条隔离凹槽和上 下各5 行的插孔构成。在同一列中的5 个插孔 是互相连通的，列和列之间以及凹槽上下部分 则是不连通的。外观及结构如下图：
外观
纵向5 个插孔是互相连通
用于隔离上下两部分的凹槽
10
在做实验的时候，通常是使用两窄一宽组成的小 单元，同学们应按照实验指导教师的示范和要求，在 宽条部分搭接电路的主体部分，上面的窄条取一行做 电源，下面的窄条取一行做接地。使用时注意窄条的 中间部分不通。
2
电工电子实验中心 数字电子实验注意事项
➢做实验时，要做到“听、看、摸、闻”。 所谓“听”，即听是否有异常的声音； “看”，即看是否有冒烟、起火的现象； “摸”，摸芯片是否发烫； “闻”，即是否闻到有烧焦的糊味。 如有上述异常现象发生，请及时关掉电源，检
查电源是否接错。 ➢ 保持室内卫生，不要乱扔纸屑和废弃物。
输入
A B Ci 000 001 010 011 100 101 110 111
输出 D CO
33
4、用给定的74LS00、74LS86、74LS55三 种芯片构成一位二进制全加器
34
22
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
16 15 14 13 12 11 10 9 74LS138
12345678
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6
Y7
74LS138
A0 A1 A2
STB STC STA
A0 A1 A2 G2A G2B G1 Y7 GND (a) 引脚排列图
4）LS输出下拉强上拉弱，HC上拉下拉相同； 5）工作电压不同：LS只能用5V，而HC一般为2V到6V；
电子技术实验报告4—组合逻辑电路的设计与测试 (1)
电子技术实验报告4—组合逻辑电路的设计与测试系别课程名称电子技术实验班级实验名称实验四组合逻辑电路的设计与测试姓名实验时间学号指导教师报告内容一、实验目的和任务1.掌握组合逻辑电路的分析与设计方法。
2.加深对基本门电路使用的理解。
二、实验原理介绍1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。
例如，根据与门的得知，可以用两个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。
逻辑表达式Z= AB =A B2、分析组合逻辑电路的一般步骤是：(1)由逻辑图写出各输出端的逻辑表达式；(2)化简和变换各逻辑表达式；(3)列出真值表；(4)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。
3、设计组合逻辑电路的一般步骤与上面相反，是：(1)根据任务的要求，列出真值表；(2)用卡诺图或代数化简法求出最简的逻辑表达式；(3)根据表达式，画出逻辑电路图，用标准器件构成电路；(4)最后，用实验来验证设计的正确性。
4、组合逻辑电路的设计举例(1) 用“与非门”设计一个表决电路。
当四个输入端中有三个或四个“1”时，输出端才为“1”。
设计步骤：根据题意，列出真值表如表13-1所示，再填入卡诺图表13-2中。
表13-1 表决电路的真值表表13-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z +++=最后，画出用“与非门”构成的逻辑电路如图13-1所示：图13-1 表决电路原理图输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。
三、实验内容和数据记录1、设计一个四人无弃权表决电路(多数赞成则提议通过，即三人以上包括三人)，要求用2四输入与非门来实现。
用74LS20实现逻辑函数的接线图实验测得真值表如下：D C B A Z0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 10 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 1四、实验结论与心得1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有效。
实用电子电路设计与制作04组合逻辑电路分析设计方法
组合逻辑电路的分析方法
组合逻辑电路分析步骤
逻辑图 推导 逻辑表达式 化简 最简表达式 列表 真值表 分析 说明电路功能
组合逻辑电路的分析方法
例：分析以下电路的功能。
A
=1
B
C
A
B =1
Y C
& 1
& 1
& 1
≥1 Y
组合逻辑电路的设计方法
组合逻辑电路的设计，就是根据给出的实际问 题，求出能够实现这一逻辑要求的最简逻辑电 路。它是组合电路人表决电路，当表决 某一提案时，多数人同意提案通过，同时A具 有否决权。 例3 设计一个一位全加器。
组合逻辑电路的设计方法
实操 1.在面包板上搭接三人表决电路。 2.在面包板上搭接一位全加器电路。
设计步骤如下： 1. 分析设计要求 2. 列真值表 3. 写出逻辑表达式并化简 4. 画逻辑图
组合逻辑电路的设计方法
实际问题
分析 逻辑赋值 真值表
化简
卡 诺 图
化 简
最简表达式
逻辑表达式 逻辑图
例1 设计一个交通信号灯的检测报警电路。当信号灯 正常工作时，红、黄、绿三个灯中只有一个灯亮， 其余两灯灭，否那么说明信号灯发生故障，此时应 发出报警信号。用与非门实现。
工程1 计时、显示电路 的设计与制作
1.5 组合逻辑电路的分析与设计方法
学习目标
学会组合逻辑电路的分析和设计方法。 能够正确连接简单的组合逻辑电路。
组合逻辑电路的分析方法
一个数字信号处理系统，根据其功能不同，可分为 两大类，即组合逻辑电路和时序逻辑电路。
如果一个逻辑电路在任何时刻的输出状态只取决于 这一时刻的输入状态，而与电路的原来状态无关， 那么该电路称为组合逻辑电路，又称组合电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
a b
c
a b c 0 0 D
如果没有故障D就为1，存在s-a-0故障D就为0。
如果输出端存在s-a-1故障，则初始D体就为
a b c 1 X
X 1
3. D算法
3. D算法
正常情况
C1g C2g C3g C4g a 0 X X 1 b X 0 X 1 c X X 0 1 d 1 1 1 0 A 0 X 1
一维敏感路径法直观，但有时单路径行不通 0
X1 X3
NOR A B Y 0 0 1 0 1 0 1 0 0 1 1 0
0
X2
G1
0
1 1
X1
G4
0 0
0
X2 X3
s-a-0
G5
G8
Z
0
X4 1 G2 激活 0
G3 X3
G6
X2 X4
G7
0
1. 一维敏感路径法
一维敏感路径法直观，但有时单路径行不通
NOR A B Y 0 0 1 0 1 0 1 0 0 1 1 0
相交 相交
一致化
从而得到节点6处的s-a-0故障测试向量为1234 = 1010。
第四单元 组合逻辑的测试方法
1. 一维敏感路径法
2. 布尔差分法
3. D算法
4. 延迟故障检测
4. 延迟故障检测
延迟故障来源于电路中性能不佳，属于隐形故障，在静 态时不表现出来，只有处于动态翻转（电路从一个状态转换 到另一个状态时）等条件下才表现出来。 对于延迟故障的检测方法，是要按顺序加上两个测试向 量：
x1 x2 x3 x4 H
F
G
2. 布尔差分法
x2 x2 L P M
F
x3
N
2. 布尔差分法
x2 x2 L P M
F
x3
N
2. 布尔差分法
x2 x2 L P M
F
x3
N
第四单元 组合逻辑的测试方法
1. 一维敏感路径法
2. 布尔差分法
3. D算法
4. 延迟故障检测
3. D算法
单字覆盖（singular cover）
G3
5 X 0 1 7 1 1 0
3. D算法
G2
3 4 6 1 0 0 1 1 1
G4
2 6 8 0 D D 0 D D
G5
7 8 9 1 1 1 X 1 0
G1
2 1 X 0 5 0 0 1
1 2 3 4
G3
3 0 X 1
G1 6 G2 s-a-0 G4
8
5 X 0 1
5
7 1 1 0
7 G3 G5 9
1 2 3
4 G1 G2 5 6
G3
G2
1 0 0 0 0 X 1 1 1
3. D算法
3. D算法
例如，对于或非门，D体传输为
真值表 D体传递关系
a b c 0 D D 0 D D a 0 0 1 1 b 0 1 0 1 c 1 0 0 0
a b
c
D体传递关系说明： • 如果或非门的一个输入端为0，则输出与另一个输入端 成互补关系； • 当多个输入端的值相同时，输出也可以通过互补的关 系反映出来。
真值表 单字覆盖表
a 0 X 1 b 0 1 X c 1 0 0 a 0 0 1 1 b 0 1 0 1 c 1 0 0 0
a b
c
单字覆盖表中每一行为一个“单体”（singular cube）。
复杂电路单字覆盖表
单字覆盖表 G1
1 0 X 1 3 4 1 0 0 1 0 X 0 G3 1 X 2 0 1 X 1 X 0 5 6
G4
G7
G9
激活0 s-a-1 1
X4
Z
0
X3 X5
1
G5
G8
X2 X3
选择路径G7G9
G6
NAND A B Y 0 0 1 0 1 1 1 0 1 1 1 0
1. 一维敏感路径法
敏感路径法的基本原则是从发生错误的地方到电路输出 端选择一些路径，故障处的值可以沿着这些路径传到输出。
X1 X2
1
1 1
第四单元 组合逻辑的测试方法
第四单元 组合逻辑的测试方法
1. 一维敏感路径法
2. 布尔差分法
3. D算法
4. 延迟故障检测
1. 一维敏感路径法
敏感路径法的基本原则是从发生错误的地方到电路输出 端选择一些路径，故障处的值可以沿着这些路径传到输出。
X1 X2
AND A B Y 0 0 0 0 1 0 1 0 0 1 1 1
1 2 3 4 5 G1 6 G2 s-a-0 G4
8
7 G3 G5 9
与节点6相关的三个门G2、G4、G5对应的故障初始D体和 与节点6无关的两个门G1、G3的单字覆盖表分别为
G2
3 4 6 1 0 0 1 1 1
G4
2 6 8 0 D D 0 D D
G5
7 8 9 1 1 1 X 1 0
G1
2 1 X 0 5 0 0 1 3 0 X 1
• 第一个向量称为初始化向量，用来在电路中建立起一 个起始条件，这样才能使电路中隐藏的信号上升慢或 信号下降慢等故障影响到电路的输出状态。 • 第二个向量称为转换向量或传递向量，将电路状态转 换过程中发生的影响传递到输出端，从而达到检测的 目的。
4. 延迟故障检测
延迟故障
A B C
G1
G3 G2
Z
故障唯一传输路径6→G4→8→G5→9。
操作步骤 选择D体 G4的D体传输 D驱动 与G4的D体相交运算 G5的D体传输 与G5的D体相交运算 G3单体确定 G1单体确定 1 2 3 4 5 6 7 8 9 X X 1 0 X D X X X X 0 X X X D X X X 0 1 0 X D X X 0 X X X D 1 X 0 1 0 X D 1 X 0 1 0 0 D 1 1 0 1 0 0 D 1 X
X3 X5
0
G4
G7
G9
0 s-a-1 1 1
G5
Z
AND A B Y 0 0 0 0 1 0 1 0 0 1 1 1
X4
0
0 G8 1 测试向量为X1X2X3X4X5 = 10001
0
X2 X3 G6
选择路径G8G9的测试向量？
NAND A B Y 0 0 1 0 1 1 1 0 1 1 1 0
1. 一维敏感路径法
x1 x2 F x3 x4
2. 布尔差分法
x1 x2 F
2. 布尔差分法
x2 x2 L P M
Fx3ຫໍສະໝຸດ N2. 布尔差分法
故障类型 110或101 010或001 010或011
故障类型 000或001 011或001 010或000
2. 布尔差分法
x1 x2 x3 x4
H
F
G
2. 布尔差分法
3. D算法
单字覆盖表
C1 C2 C3 a 1 X 0 b 1 0 X c 0 1 1
D体传递关系
a b c 1 D D 1
3. D算法
故障的初始D体 故障的初始D体用来描述某一给定故障，其包含一条输入 向量，该向量能够将这一特定故障反映传输到输出端。 或非门输出端s-a-0故障对应的初始D体
b端s-a-1故障
b X X X c X 0 1
α1 α0
C1f C2f C3f
d 1 1 0
β1 β0
3. D算法
1 2
3
4
G1 5
Z
G2
1 2 4 0 1
3 4 5 0
1 2 4 0 1
3 4 5 0
1 2 3 4 5 0 1 0
3. D算法
3. D算法
3. D算法
例3：在节点6处有一个s-a-0故障，用D算法生成测试向量
X1 X3
X2
G1 X1 s-a-0 G4
G5
G8
Z
X2 X3
X2 X4
G2
X4
1
X3
G6
0
G3
G7
1. 一维敏感路径法
一维敏感路径法直观，但有时单路径行不通，双路径则 可生成测试向量 NOR A B Y 0 0 1 X2 0 0 1 X1
X3
0
G1
0
X1
G4 0
0 1 0 1 0 0 1 1 0
假设在输入端口A处存在上升慢的延迟故障，则检测此故 障包含两个向量，一个是初始化向量ABC = 001，第二个转 换向量为 ABC = 101。类似地，如果输入端口A处有下降慢的 延迟故障，则测试向量中，初始化向量为ABC = 101，转换 向量为ABC = 001。可以看出，满上升延迟故障类似于瞬态 的s-a-0故障，而慢下降故障类似于瞬态的s-a-1故障。
0
X2 X3
s-a-0
G5
G8
Z
0 0
0
X4 1 G2 激活 0
G3 1 X3
G6
测试向量为X1X2X3X4 = 0000
0
X2 X4
0
G7
第四单元 组合逻辑的测试方法
1. 一维敏感路径法
2. 布尔差分法
3. D算法
4. 延迟故障检测
2. 布尔差分法
2. 布尔差分法
2. 布尔差分法
2. 布尔差分法