西安交通大学2012计算机组成原理A
计算机专业基础综合计算机组成原理(计算机系统概述)历年真题试卷汇编1
计算机专业基础综合计算机组成原理（计算机系统概述）历年真题试卷汇编1(总分：70.00，做题时间：90分钟)一、单项选择题(总题数：29，分数：58.00)1.电了计算机问世至今，新型机器不断推陈出新，但不管怎么更新，依然具有“存储程序”的特点，最早提出这种概念的是____。
【上海交通大学1999年】A.巴贝奇B.冯.诺依曼√C.帕斯卡D.贝尔考查计算机发展历程。
2.对有关数据加以分类、统计、分析，这属于计算机在——方面的应用。
A.数值计算B.辅助设计C.数据处理√D.实时控制考查计算机的发展及应用。
3.冯.诺依曼型计算机的最根本特征是____。
【中科院计算所2001年】A.以运算器为中心B.采用存储程序原理√C.存储器按地址访问D.数据以二进制编码，并采用二进制运算考查冯.诺依曼型计算机基本概念。
冯.诺依曼型计算机的最根本特征是采用存储程序原理，基本工作方式是控制流驱动方式，工作方式的基本特点是按地址访问并顺序执行指令。
4.冯.诺依曼型计算机的基本工作方式是____。
【中科院计算所1998年】A.控制流驱动方式√B.多指令流多数据流方式C.微程序控制方式D.数据流驱动方式考查冯.诺依曼型计算机基本概念。
解析同上。
5.计算机系统采用层次化结构组成系统，从最上层的最终用户到最底层的计算机硬件，其层次化构成为____。
A.高级语言机器一操作系统机器一汇编语言机器一机器语言机器一微指令系统B.高级语言机器一汇编语言机器一机器语言机器一操作系统机器一微指令系统C.高级语言机器一汇编语言机器一操作系统机器一机器语言机器一微指令系统√D.高级语言机器一汇编语言机器一操作系统机器一微指令系统一机器语言机器考查计算机系统层次化结构。
6.计算机系统是由____组成的。
【武汉大学2007年】A.CPU和存储器B.CPU和接口C.运算器和控制器D.硬件系统和软件系统√考查计算机系统概念。
完整的计算机系统包括硬件系统和软件系统。
西安交通大学《计算机组成原理》期末考核必做题集
20《计算机组成原理》一、单选题1、乘法器的硬件结构通常采用（C）。
A串行加法器和串行移位器B并行加法器和串行左移C并行加法器和串行右移D串行加法器和串行右移2、一张3、5英寸软盘的存储容量为（A），每个扇区存储的固定数据是（）。
A 1.44MB,512B B 1MB,1024BC 2MB,256BD 1.44MB,512KB3、计算机中表示地址时使用（A）。
A无符号数B原码C反码D补码4、用存储容量为16K*1位的存储器芯片来组成一个64K*8位的存储器，则在字方向和位方向分别扩展了（D）倍。
A4、2 B8、4 C2、4 D4、85、ALU属于（A）部件。
A运算器B控制器C存储器D寄存器6、下列选项中，能引起外部中断的事件是（B）。
A键盘输入B除数为0 C浮点运算下溢D访存缺页7、人们根据特定需要预先为计算机编制的指令序列称为（D）。
A软件B文件C集合D程序8、在大量数据传送中常用且有效的检验法是（D）。
A海明码校验B偶校验C奇校验DCRC校验9、CPU的组成中不包含（A）。
A存储器B寄存器C控制器D运算器10、程序访问的局限性是使用（B）的依据。
A缓冲Bcache C虚拟内存D进程11、可编程的只读存储器（B）。
A不一定可以改写B可以改写C不可以改写D以上都不对12、操作数地址存放在寄存器的寻址方式叫（D）。
A相对寻址方式 B变址寄存器寻址方式 C寄存器寻址方式 D寄存器间接寻址方式13、以下有关指令系统的说法错误的是（D）。
A指令系统是一台机器硬件能执行的指令全体B任何程序运行前都要先转化为机器语言程序C指令系统是计算机软件、硬件的界面D指令系统和机器语言是无关的14、微程序存放在（A）中。
A控制存储器BRAM C指令寄存器D内存储器15、磁盘存储器的记录方式一般采用（C）。
A归零制B不归零制C改进的调频制D调相制16、冯、诺依曼机工作方式的基本特点是（B）。
A多指令流数据流B按地址访问顺序执行指令C堆栈操作D存储器按内容选择住址17、32个汉字的机内码需要（C）。
计算机专业基础综合计算机组成原理(输入／输出(I／O)系统)历年真题试卷汇编1
计算机专业基础综合计算机组成原理（输入／输出(I／O)系统）历年真题试卷汇编1(总分：72.00，做题时间：90分钟)一、单项选择题(总题数：26，分数：52.00)1.CPU在中断响应周期中____。
【南京航空航天大学2000年】（分数：2.00）A.执行中断服务程序B.执行中断隐指令√C.与I／O设备传送数据D.处理故障解析：解析：考查中断周期和中断隐指令。
在中断周期，山中断隐指令自动完成保护断点、寻找中断服务程序入口地址以及硬什关中断的操作。
2.在中断响应周期，CPU主要完成以下工作____。
【南京航空航天大学2000年】（分数：2.00）A.关中断，保护断点，发中断响应信号并形成能转移地址√B.开中断，保护断点，发中断响应信号并形成能转移地址C.关中断，执行中断服务程序D.开中断，执行中断服务程序解析：解析：考查中断响应周期CPU的工作。
在中断响应周期，CPU主要完成关中断，保护断点，发中断响应信号并形成能转移地址的工作，即执行中断隐指令。
3.在中断周期中，由____将允许中断触发器置“0”。
【北京理工大学2006年】（分数：2.00）A.关中断指令√B.中断隐指令C.开中断指令D.清零指令解析：解析：考查关中断指令与中断允许触发器。
在中断周期中，由关中断指令将允许中断触发器置“0”。
4.CPU响应中断时最先完成的步骤是____。
【哈尔滨工业大学2004年】（分数：2.00）A.开中断B.保存断点C.关中断√D.转入中断服务程序解析：解析：考查中断执行流程。
5.在中断服务程序中，保护和恢复现场之前需要____。
【北京理工大学2002年】（分数：2.00）A.开中断B.关中断√C.响应D.恢复解析：解析：考查中断执行流程。
为了保证保护和恢复现场的过程不被中断信号打断，在保护和恢复现场之前需要关中断，等到保护和恢复现场之后，再开中断，以便中断信号可以继续进来。
6.CPU响应中断时，保护两个关键的硬件状态是____。
西安交大计算机组成原理—习题解答(第一章)
Copyright ©2012 Computer Organization Group. All rights reserved.
第一章 1.7
CPU通过不同的时间段来区分指令和数据，即：取指 周期（或取指微程序）取出的既为指令，执行周期 （或相应微程序）取出的既为数据。 另外也可通过地址来源区分，从PC指出的存储 单元取出的是指令，由指令地址码部分提供操作数地 址。
题解： 机器语言由 0、1 代码组成，是机器能识别和执行的 一种语言；
汇编语言是面向机器的语言，它由一些特殊的符号表 示指令；
高级语言是面向用户的语言，它是一种接近于数学的 语言，直观、通用、与具体机器无关。
汇编语言必须通过汇编器翻译成机器语言才能被机器 识别和执行；高级语言必须经过编译（和汇编）后才 能被机器识别和执行。
对于某个特定的功能来说，由硬件还是软件实现后所 能达到的计算机系统的性能是有差异的。
通常，某个特定的功能由硬件实现比用软件实现的执 行速度快，但由硬件实现比用软件实现的成本高。而 由软件实现比硬件实现的灵活性好。
Copyright ©2012 Computer Organization Group. All rights reserved.
题解： （1）执行d = a×b−a×c需要花费CPU时间为21ns； （2）合并式d = a×b−a×c为d = a ×(b-c),则执行时间 为11ns。
Copyright ©2012 Computer Organization Group. All rights reserved.
1.6 讨论将程序和数据存放在同一存储器中的优缺点。 题解：
优点：主存只有一个地址空间，编程简单，管理容易， 空间利用率高；
西安交通大学计算机组成原理实验报告
西安交通大学计算机组成原理实验报告姓名：***班级：物联网**学号：实验一存储器的访问与实现一、实验目的1、理解计算机主存储器的分类及作用；2、掌握ROM、RAM的读写方法。
二、实验原理存储器按存取方式分，可分为随机存储器和顺序存储器。
如果存储器中的任何存储单元的内容都可随机存取，称为随机存储器，计算机中的主存储器都是随机存储器。
如果存储器只能按某种顺序存取，则称为顺序存储器，磁带是顺序存储器，磁盘是半顺序存储器，它们的特点是存储容量大，存取速度慢，一般作为外部存储器使用。
如果按存储器的读写功能分，有些存储器的内容是固定不变的，即只能读出不能写入，这种存储器称为只读存储器（ROM）；既能读出又能写入的存储器，称为随机读写存储器（RAM）。
实际上真正的ROM基本上不用了，用的是光可擦除可编程的ROM（EPROM）和电可擦除可编程的ROM（EEPROM）。
EEPROM用的越来越多，有取代EPROM之势，比如容量很大的闪存（FLASH）现在用的就很广泛，常说的U盘就是用FLASH做的。
按信息的可保存性分，存储器可分为非永久性记忆存储器和永久性记忆存储器。
ROM、EPROM、EEPROM都是永久记忆存储器，它们断电后存储内容可保存。
RAM则是非永久性记忆存储器，断电后存储器中存储的内容丢失。
随机读写存储器类型随机存储器按其元件的类型来分，有双极存储器和MOS存储器两类。
在存取速度和价格两方面，双极存储器比MOS存储器高，故双极存储器主要用于高速的小容量存储体系。
在MOS存储器中，根据存储信息机构的原理不同，又分为静态随机存储器（SRAM）和动态随机存储器（DRAM）。
静态随机存储器采用双稳态触发器来保存信息，只要不断电，信息就不会丢失；动态随机存储器利用记忆电容来保存信息，使用时只有不断地给电容充电才能使信息保持。
静态随机存储器的集成度较低，功耗也较大；动态随机存储器的集成度较高，功耗低。
现在计算机中，内存容量较大，常由动态随机存储器构成。
计算机专业基础综合计算机组成原理总线历年真题试卷汇编1_真题-无答案
计算机专业基础综合计算机组成原理（总线）历年真题试卷汇编1(总分74,考试时间90分钟)1. 单项选择题1. 总线主设备是____。
A. 掌握总线控制权的设备B. 申请作为从设备的设备C. 被主设备访问的设备D. 总线裁决部件2. 总线复用可以____。
A. 提高总线的传输带宽B. 增加总线的功能C. 减少总线中信号线的数量D. 提高总线的负载能力3. 波特率是指传输线路上____。
【哈尔滨工业大学2000年】A. 码元的传输速率B. 有效数据的传输速率C. 校验数据的传输速率D. 比特率4. 比特率是指传输线路上____。
【华中师范大学1997年】A. 码元的传输速率B. 有效数据的传输速率C. 校验数据的传输速率D. 波特率5. 总线宽度与下列哪个选项有关____。
【北京科技大学2008年】A. 控制线根数B. 地址线根数C. 数据线根数D. 以上都不对6. 假设某系统总线在一个总线周期中并行传输8B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是____。
【统考真题2009年】A. 10MB／sB. 20MB／sC. 40MB／sD. 80MB／s7. 总线按传送信息的类型可分为____。
【国防科技大学2003年】A. 片内总线、系统总线和通信总线B. 数据总线、地址总线和控制总线C. 系统总线、内存总线和I／O总线D. ISA总线、vESA总线和PCI总线8. 在计算机系统中，多个系统部件之间信息传送的公共通路称为总线，就其所传送的信息的性质而言，下列____不是在公共通路上传送的信息。
【哈尔滨工程大学2005年】A. 数据信息B. 地址信息C. 系统信息D. 控制信息9. 系统总线中地址线的功能是用于选择____。
【北京航空航天大学2002年】A. 主存单元地址B. I／O端口地址C. 外存地址D. 主存单元地址或I／O端口地址10. 问址寻址第一次访问内存所得到信息经系统总线的传送到CPU。
西安交大计算机组成原理—习题解答(第八章)
.
Q D C1 +5V
。. .
。
&
。 Q R。
.。
Q D C2 Q R
.
Q D C3
. .
1 。
。
。 Q R。
.
Q D C4
. .
。 Q R。
。
&
CLR
。 S D
Q C5
。
Q
.
10MH 脉冲源
.
Copyright ©2012 Computer Organization Group. All rights reserved.
第八章 8.5 ⑵ 解 时序产生器
⑵ 时序产生器逻辑图如下： 节拍译码逻辑如下： T1=C1·/C2 T2=C2 T3=/C1
+5V T3 & T1 & T2 &
Q D C1
. 。.
。
&
。 Q R。
. . 。
Q D C2 Q R
. .
1 。
。
Q D C3
。 Q R。
。
&
CLR
。 S D
Q C4
。
Q
Copyright ©2012 Computer Organization Group. All rights reserved.
第八章 8.2
8.2请分别分析用硬布线和门阵列两种组合逻辑控制单 元设计技术设计控制器的特点。 解：这两种技术采用的设计方法一样，均为组合逻辑 设计技术，但实现方法不一样。硬布线控制单元基于 传统的逻辑门电路组合逻辑设计方法来构建控制单元 ，门阵列控制器则采用集成度更高、性能更好的门阵 列芯片，利用硬件描述语言等工具编程完成逻辑设计 、通过烧制实现门阵列芯片内部的电路制作。
2022年西安交通大学城市学院软件工程专业《计算机组成原理》科目期末试卷A(有答案)
2022年西安交通大学城市学院软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。
若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。
A.13.3%B.20%C.26.7%D.33.3%2、有如下C语言程序段：for（k=0；k<1000；k++）a[k]=a[k]+32；若数组a及变量k均为int型，int型数据占4B，数据Cache采用直接映射方式、数据区大小为1KB，块大小位16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为（）。
A.1.25%B.2.5%C.12.5%D.25%3、指令寄存器的位数取决（）。
A.存储器的容量B.指令字长C.机器字长人D.存储字长4、下列关于计算机操作的单位时间的关系中，正确的是（）。
A.时钟周期>指令周期>CPU周期B.指令周期CPU周期>时钟周期C.CPU周期>指令周期>时钟周期D.CPU周期>时钟周期>指令周期5、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。
若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。
A.55sB.60sC.65 sD.70s6、在（）结构中，外部设备可以和主存储器单元统一编址。
A.单总线B.双总线C.三总线D.以上都可以7、总线宽度与下列（）有关。
A.控制线根数B.数据线根数C.地址线根数D.以上都不对8、微程序控制器的速度比硬布线控制器慢，主要是因为（）。
A.增加了从磁盘存储器读取微指令的时间B.增加了从主存储器读取微指令的时间C.增加了从指令寄存器读取微指令的时间D.增加了从控制存储器读取微指令的时问9、微指令大体可分为两类：水平型微指令和垂直型微指令。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
IRAM
(加 ) —（减） M（传送） X MUXL R1 R2 X X R2 R3 X R1
+
ALU LDAR Y MUXR R1 R1 R2 R3 R3 R3 Y R2 Y Y
第 3 页 共 7 页
三、指令系统设计： （15 分）
某机的指令格式如下所示： 15 10 9 8 7 0 操作码 OP X 位移量 D X 为寻址特征位：X=00：直接寻址；X=01：用变址寄存器 Rx1 寻址；X=10： 用变址寄存器 Rx2 寻址；X=11：相对寻址 设（PC）=5431H， （Rx1）=3515H， （Rx2）=6766H（H 代表十六进制数） ， 请确定下列指令中的有效地址。 （1）8341H （2）1438H （3）8134H （4）6228H
第 5 页 共 7 页
五、中断系统： （15 分）
如下图所示，这是一个二维中断系统，请问： ⑴在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的 中断优先级。 ⑵若 CPU 现执行设备 C 的中断服务程序， IM2、 IM1、 IM0 的状态是什么？ 如果 CPU 执行设备 H 的中断服务程序，IM2、IM1、IM0 的状态又是什么？ ⑶每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能， 采 取什么方法可达到目的？ ⑷若设备 C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要 求？
三、数据通路设计： （15 分）
所示为双总线结构机器的数据通路， IR 为指令寄存器， PC 为程序计数器 （具 有自增功能） ，M 为主存（受 R/W#信号控制） ，AR 为主存地址寄存器，DR 为 数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制信号 G 控制 的是一个门电路。另外，线上标注有控制信号，例中 yi 表示 y 寄存器的输入控 制信号，R1o 为寄存器 R1 的输出控制信号，未标注的线为直通线，不受控制。 现有“ADD R2,R0”指令完成(R0)+(R2)→R0 的功能操作。 请画出该指令的指 令周期流程图，并列出相应的微程序控制信号序列。假设该指令的地址已放入 PC 中。
2、设由 S，E，M 三个域组成的一个 32 位二进制字所表示的非零规格化数 x，真值表示为 X=(-1)S ×(1.M)×2E-128 问：它所能表示的规格化最大正数，最小正数，最大负数，最小负数是多少？
3、某计算机的存储器系统采用 L1、L2 Cache 和主存 3 级分层结构，访问第 一级命中率 95％，访问第二级时命中率 50％，其余 50％访问主存，假定访 问 L1 Cache 需要 1 个时钟周期， 访问 L2 Cache 和主存分别需要 10 个和 100 个时钟周期。问：平均需要多少个时钟周期？
六、微程序设计： （15 分）
一台模拟机的数据通路如图所示，其中 ALU 完成加、减、传送（X）三种 操作， MUX 是三选一多路开关， R1～R3 是通用寄存器。 RAM 是双端口存储器， 其中 DRAM 为数据存储器（CE1 为读写使能，RD/WE#为读/写命令） ，IRAM 为 指令存储器（只读） 。AR 为数据地址存储器，PC 为程序计数器（具有自动加 1 功能） ，IR 为指令寄存器。所有的单箭头为控制微命令。请回答下列 5 个问题： ⑴指出运算器中的相斥性微操作。 ⑵指出存储器中的相容性微操作。 ⑶采用直接控制方式， 设计微程序控制器中的微指令格式。规定判别字段 2 位，下地址字段 5 位。 ⑷部分微命令采用编码控制，设计微指令格式。要求微指令字长≤24 位。 ⑸画出存数指令 STA 的指令周期流程图。PC 中已存放指令地址，DRAM 的数据地址由 R3 提供，写入数据由 R2 提供。
高 优先权 低 高
中断 优先 级排 队电 路与 中断 控制 逻辑
0
IM 21 0 IR 21
2级IR 设备A 设备B 设备C 优 1级IR 设备D 设备E 设备F 先 权
0
IM11
0
IR11
0
IM 01 0 IR 01
0级IR 设备G 设备H 设备I
CPU 低 一维、二维多级中断结构
第 6 页 共 7 页
AR
PC
第 7 页 共 7 页
西安交通大学考试题
课 系 程 别 计算机组成原理 A
成绩
考 试 日 期 2012 年 1 月 10 日
专业班号 姓 名 学 号 期中 期末
一、多选一填空： （答案请直接填在空中） （10 分）
1、冯· 诺依曼机工作的基本方式的特点是（ ） 。 A.多指令流单数据流 B.按地址访问并顺序执行指令 C.堆栈操作 D.存贮器按内容选择地址 2、某 DRAM 芯片，其存储容量为 512× 8 位，该芯片的地址线和数据线的 数目是（ ） 。 A. 8，512 B. 512，8 C. 18，8 D. 19，8 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作 数以外，另一个数常需采用（ ） 。 A . 堆栈寻址方式 B . 立即寻址方式 C. 隐含寻址方式 D. 间接寻址方式 4、RISC 访内指令中，操作数的物理位置一般安排在（ ） 。 A .栈顶和次栈顶 B.两个主存单元
第 1 页 共 7 页
C.一个主存单元和一个通用寄存器 D.两个通用寄存器 5、IEEE1394 所以能实现数据传送的实时性，是因为（ ） 。 A.除异步传送外，还提供同步传送方式 B.提高了时钟频率 C.除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式 D.能够进行热插拔 6、 虚拟存储器中段页式存储管理方案的特性为（ ） 。 A.空间浪费大，存储共享不易，存储保护容易，不能动态连接 B.空间浪费小，存储共享容易，存储保护不易，不能动态连接 C.空间浪费大，存储共享不易，存储保护容易，能动态连接 D.空间浪费小，存储共享容易，存储保护容易，能动态连接 7、PCI 总线是一个高带宽且与处理器无关的标准总线。下面描述中不正 确的是（ ） 。 A.采用同步定时协议 B.采用分布式仲裁策略 C.具有自动配置能力 D.适合于低成本的小系统 8、同步控制是（ ） 。 A.只适用于 CPU 控制的方式 B .只适用于外围设备控制的方式 C.由统一时序信号控制的方式 D.所有指令执行时间都相同的方式 9、描述多媒体 CPU 基本概念中，不正确的是（ ） 。 A.多媒体 CPU 是带有 MMX 技术的处理器 B.MMX 是一种多媒体扩展结构 C.MMX 指令集是一种多指令流多数据流的并行处理指令 D.多媒体 CPU 是以超标量结构为基础的 CISC 机器 10、CRT 的分辨率为 1024× 1024 像素，像素的颜色数为 256，则刷新存储 器的容量为（ ） 。 A.512KB B.1MB C.256KB D.2MB
第 4 页 共 7 页
四、运算器设计： （15 分）
定点运算器有如下功能部件，如下图所示。1 个 ALU（由 S0S1S2 指定 8 种 运算功能） ； 1 个阵列乘法器 MUL； 1 个阵列除法器 DIV； 暂存器 A 和暂存器 B； 4 个通用寄存器 R0～R3；7 个三态门。
请设计运算器的数据通路，其中数据线为双线，控制线为单线，要求： ⑴ 设计 2 条数据总线（ABUS，BBUS） ，将上述功能部件完整的连接起来； ⑵标出每个功能部件的控制信号（寄存器和暂存器为打入控制信号，如 DDR0；其他部件为操作控制信号，如三态门控制信号 ALU→ABUS） 。 ⑶共有多少个电位控制信号？多少个脉冲控制信号？这些控制信号来自何 处？
第 2 页 共 7 页
二、简答题： （每小题 5 分，共 15 分）
1、写出下表寻址方式中操作数有效地址 E 的算法。
序号 1 2 3 4 5 6 7 8 9 10 寻址方式名称 立即 寄存器 直接 寄存器间接 基址 基址+偏移量 比例变址+偏移量 基址+变址+偏移量 基址+比例变址+偏移量 相对 PC 为程序计数器 I 为变址寄存器，S 比例因子 有效地址 E 说明 操作数在指令中 操作数在某通用寄存器 Ri 中 D 为偏移量 （Ri）为主存地址指示器 B 为基址寄存器