pcie处理层协议中文详解

合集下载

pcie处理层协议中文详解

pcie处理层协议中文详解

p c i e(P C I-E x p r e s s)处理层协议中文详解处理层协议(transaction Layer specification)◆TLP概况。

◆寻址定位和路由导向。

◆i/o,memory,configuration,message request、completion详解。

◆请求和响应处理机制。

◆virtual channel(vc)Mechanism虚拟通道机制。

◆data integrity数据完整性。

一.TLP概况处理层(transaction Layer specification)是请求和响应信息形成的基础。

包括四种地址空间,三种处理类型,从下图可以看出在transaction Layer 中形成的包的基本概括。

一类是对i/o口和memory的读写包(TLPS:transaction Layers packages),另一类是对配置寄存器的读写设置包,还有一类是信息包,描述通信状态,作为事件的信号告知用户。

对memory的读写包分为读请求包和响应包、写请求包(不需要存储器的响应包)。

而i/o类型的读写请求都需要返回I/O口的响应包,configuration包对配置寄存器的读写请求也有响应包。

这些请求包还可以按属性来分就是:NP-non posted ,即请求需要返回completion的响应包;还有一种就是;poste,即不需要completion返回响应包。

例如上面的存储器写入请求包和Message包都隶属于posted包。

包的主要格式结构如下:每种类型的包都有一定格式的包头(Tlp Header),根据不同的包的特性,还包括有效数据负荷(Data Payload)和tlp开销块(Tlp Digest)。

包头中的数据用于对包的管理和控制。

有效数据负荷域存放有效数据信息。

具有数据的TLP传递是有一定规则的:以DW为长度单位,发送端数据承载量不得超过“Device Control Register”中的“Max_Payload_Size”数值,接收端中,所接收到的数据量也不能超过接收端“Device Control Register”中的“Max_Payload_Size”数值。

pcie协议

pcie协议

pcie协议第一篇:PCIe协议概述PCIe是Peripheral Component Interconnect Express 的缩写,是一种计算机总线标准,用于连接计算机内部各种组件和外部设备。

PCIe可以用于连接图形卡、网卡、声卡、存储设备、专用加速器等各种设备,是现代计算机系统中最常用的总线标准之一。

PCIe协议是为了解决传统PCI总线面临的瓶颈问题而提出的。

传统的PCI总线由于采用并行数据传输技术,在传输数据时存在严重的时序问题和信号完整性问题,随着计算机系统的发展,越来越难以满足高速数据传输的需求。

为了解决这些问题,PCI-SIG(Peripheral Component Interconnect Special Interest Group)组织推出了PCIe协议,这种协议采用串行数据传输技术,在数据传输速度、可扩展性、信号完整性等方面都有较大的优势。

PCIe协议定义了物理层、数据链路层、传输层和应用层等四个层次,每个层次都有相应的协议规范。

其中,物理层规范定义了PCIe总线的物理连线方式、电气特性和传输速率等信息;数据链路层规范定义了数据的帧格式、编码方式和错误检测等信息;传输层规范定义了总线控制、数据流控制和仲裁协议等信息;应用层规范定义了各种设备和驱动程序在PCIe 总线上的交互方式。

PCIe协议的优势在于可以实现高速、可靠的数据传输,同时还具有可扩展性和灵活性等优点。

随着计算机应用场景的不断拓展和计算能力的不断提升,PCIe协议在现代计算机系统中发挥着越来越重要的作用。

第二篇:PCIe协议的物理层PCIe协议的物理层是指PCIe总线物理层协议规范,在PCIe总线系统中,物理层主要是用来定义总线的物理连线方式、电气特性和传输速率等信息。

PCIe协议中规定了四种不同的物理层规范,分别是PCIe 1.0、PCIe 2.0、PCIe 3.0和PCIe 4.0。

PCIe 1.0是最初的版本,采用8b/10b编码方式,传输速率最高可达250MB/s。

12.计算机组成之PCI Express解析

12.计算机组成之PCI Express解析

PCI的问题
• •

1997年,PCI总线已经成为了图像数据传输最大的瓶颈 在Intel的440LX芯片组中,AGP(图形加速接口)出现了,目的有两个:
随着RAID阵列,千兆以太网和其他高带宽设备在消费级系统上的出现,PCI 133MB/s的带宽明显不能满足这些应用的需要了。 芯片组制造商们已经预见到这种限制所带来的问题,并且对主板芯片组作了 一系列改进以减轻PCI总线的负担。 在旧式的芯片组,如Intel的440系列中,只使用一条PCI总线来连接北桥芯片 和南桥芯片,这条PCI总线不仅要应对南北桥之间的通信,还有普通的PCI设 备、IDE、各种I/O(串口、并口、PS/2)和USB设备的通信。 为了改善这种情况,Intel、VIA和SiS用新型的高速连接方式取代了南北桥之 间的PCI总线,然后让IDE、各种I/O和USB分别使用专用连接方式连接到南 桥芯片。
PCI的提出
• Intel提出了替代PCI总线的新总线技术--PCI Express。 • 在2001年春节的Intel开发者大会上,Intel展示在 将用来替代PCI总线和各种不同内部芯片连接的 第三代I/O总线技术,当时Intel称之为"3GIO",意 为"第三代I/O标准"。 • 根据Intel的说明,这个3GIO技术落后标准将成为 下一个10标准,它可工作于各种不同的物理媒介 上,从通用的铜线连接到光纤连接。
– 如Intel自800系列芯片组开始采用HubLink连接技术, – AMD的芯片组之间采用HyperTransfor技术代替原来一直采用的133MB/s PCI总线。 – VIA和SiS芯片组南北桥之间分别采用各自的Via-Link和MuTIOL芯片连接技术 – 提升显卡的性能 – 将图像数据从PCI总线中独立出来,PCI被解放出来供其它设备使用。

pcie,协议,中文

pcie,协议,中文

竭诚为您提供优质文档/双击可除pcie,协议,中文篇一:pcie学习资料whitepaper了解pciexpress的基本工作原理synopsys产品市场营销经理scottknowlton20xx年9月从并行转向串行pciexpress(或称pcie),是一项高性能、高带宽,此标准由互连外围设备专业组(pci-sig)制订,用于替代pci、pciextended(pci-x)等基于总线的通讯体系架构以及图形加速端口(agp)。

转向pcie主要是为了实现显著增强系统吞吐量、扩容性和灵活性的目标,同时还要降低制造成本,而这些都是基于总线的传统互连标准所达不到的。

pciexpress标准在设计时着眼于未来,并且能够继续演进,从而为系统提供更大的吞吐量。

第一代pcie规定的吞吐量是每秒2.5千兆比特(gbps),第二代规定的吞吐量是5.0gbps,而最近公布pcie3.0标准已经支持8.0gbps的吞吐量。

在pcie标准继续充分利用最新技术来提供不断加大的吞吐量的同时,采用分层协议也便于pci向pcie的演进,并保持了与现有pci应用的驱动程序软件兼容性。

虽然最初的目标是计算机扩展卡以及图形卡,但pcie目前也广泛适用于涵盖更广的应用门类,包括网络组建、通信、存储、工业电子设备和消费类电子产品。

本白皮书的目的在于帮助读者进一步了解pciexpress以及成功pcie成功应用。

pciexpress基本工作原理拓扑结构本节介绍了pcie协议的基本工作原理以及当今系统中实现和支持pcie协议所需要的各个组成部分。

本节的目标在于提供pcie的相关工作知识,并未涉及到pcie协议的具体复杂性。

pcie的优势就在于降低了复杂度所带来的成本。

pcie属于一种基于数据包的串行连接协议,它的复杂度估计在pci并行总线的10倍以上。

之所以有这样的复杂度,部分是由于对以千兆级的速度进行并行至串行的数据转换的需要,部分是由于向基于数据包实现方案的转移。

PCIE总线的分层协议介绍

PCIE总线的分层协议介绍

在PCIE总线中信息是以封包的形式传输的,下面为大家介绍一下数据在PCIE设备中是如何封包以及怎样传输的,这里我们将省去路由寻址、流量控制等一些细节,只介绍数据在设备中的传输过程。

PCIE总线采用了串行连接方式,并使用数据包(Packet)进行数据传输,采用这种结构有效去除了在PCI 总线中存在的一些边带信号,如INTx和PME#等信号。

在PCIE总线中,数据报文在接收和发送过程中,需要通过多个层次,包括事务层、数据链路层和物理层,才能完成数据的传输。

PCIE总线的层次结构如图1所示。

图1 PCIE总线的层次结构在PCIE体系结构中,数据报文首先在设备的核心层(Device Core)中产生,然后再经过该设备的事务层(Transaction Layer)、数据链路层(Data Link Layer)和物理层(Physical Layer),最终发送出去。

而接收端的数据也需要通过物理层、数据链路和事务层,并最终到达Device Core。

下面将介绍各个层次的功能以及该层数据的封包形态,每个层次从发送端和接收端两个方面来讲:1、事务层(Transaction Layer)事务层是三层协议结构的最高层,数据在这一层组成最基本的数据包,即事务层数据包(Transaction Layer Packet,TLP)。

在发送端,当处理器或者其他PCIE设备访问PCIE设备时,事务层接收来自PCIE设备核心层的数据,并将其封装为TLP后,发向数据链路层。

在接收端,事务层可以从数据链路层中接收数据报文,然后转发至PCIE设备的核心层。

接收部分将入站的TLP保存在虚拟通道缓冲区中,根据TLP中的ECRC字段检查CRC错误。

若无误,则删去ECRC字段,将在TLP Header中得到的信息及数据有效载荷(Data Payload)发送给用户接口。

事务层数据包(TLP)主要由一个或多个可选的TLP Prefixes、一个TLP Header、一个Data Payload 和一个可选的TLP Digest组成。

(完整版)PCIe协议相关资料

(完整版)PCIe协议相关资料

1.PCIe简介PCI-Express是最新的总线和接口标准,它原来的名称为“3GIO”,是由英特尔提出的,很明显英特尔的意思是它代表着下一代I/O接口标准。

交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”。

这个新标准将全面取代现行的PCI和AGP,最终实现总线标准的统一。

它的主要优势就是数据传输速率高,目前最高可达到10GB/s以上,而且还有相当大的发展潜力。

PCI Express也有多种规格,从PCI Express 1X到PCI Express 16X,能满足现在和将来一定时间内出现的低速设备和高速设备的需求。

能支持PCI Express的主要是英特尔的i915和i925系列芯片组。

PCI Express(以下简称PCI-E)采用了目前业内流行的点对点串行连接,比起PCI以及更早期的计算机总线的共享并行架构,每个设备都有自己的专用连接,不需要向整个总线请求带宽,而且可以把数据传输率提高到一个很高的频率,达到PCI所不能提供的高带宽。

相对于传统PCI总线在单一时间周期内只能实现单向传输,PCI-E的双单工连接能提供更高的传输速率和质量,它们之间的差异跟半双工和全双工类似。

PCI-E的接口根据总线位宽不同而有所差异,包括X1、X4、X8以及X16,而X2模式将用于内部接口而非插槽模式。

PCI-E规格从1条通道连接到32条通道连接,有非常强的伸缩性,以满足不同系统设备对数据传输带宽不同的需求。

此外,较短的PCI-E卡可以插入较长的PCI-E插槽中使用,PCI-E接口还能够支持热拔插,这也是个不小的飞跃。

PCI-E X1的250MB/秒传输速度已经可以满足主流声效芯片、网卡芯片和存储设备对数据传输带宽的需求,但是远远无法满足图形芯片对数据传输带宽的需求。

因此,用于取代AGP接口的PCI-E 接口位宽为X16,能够提供5GB/s的带宽,即便有编码上的损耗但仍能够提供约为4GB/s左右的实际带宽,远远超过AGP 8X的2.1GB/s的带宽。

pci协议总结

一.PCI 引脚必要的引脚在左边,任选的引脚在右边为了叙述方便,将PCI信号按数传方向及驱动特性划分为五种类型,各种类型的规定如下:in:输入信号。

out:输出驱动信号。

t/s:表示双向三态输入/输出驱动信号。

s/t/s:持续三态(Sustained Tri-State),表示持续的并且低电平有效的三态信号。

在某一时刻只能属于一个主设备并被其驱动。

这种信号从有效变为浮空(高阻状态)之前必须保证使其具有至少一个时钟周期的高电平状态。

另一主设备要想驱动它,至少要等到该信号的原有驱动者将其释放(变为三态)一个时钟周期之后才能开始。

同时,如果此信号处于持续的非驱动状态时,在有新的主设备驱动它之前应采取上拉措施,并且该措施必须由中央资源提供。

o/d:漏极开路(Open Drain)可作线或形势允许多个设备共同使用,二.1.系统引线CLK in:时钟输入,为所有PCI上的接口传送提供时序。

其最高频率可达66MHz,最低频率一般为0(DC),这一频率也称为PCI的工作频率。

对于PCI的其他信号,除、、、之外,其余信号都在CLK的上升沿有效(或采样)RST in:复位,用来使PCI专用的特性寄存器和定时器相关的信号恢复规定的初始状况。

每当复位时,PCI的全部输出信号一般都应驱动到第三态。

2.地址和数据引线AD0~AD31 t/s:地址、数据多路复用的输入/输出信号。

在FRAME#有效时,是地址周期;在IRDY#和TRDY#同时有效时,是数据周期。

一个PCI总线的传输中包含了一个地址信号周期和一个(或多个)数据周期。

PCI总线支持突发方式的读写功能。

地址周期为一个时钟周期,在该周期中AD0~AD31线上含有一个32位的物理地址。

对于I/O操作,它是一个字节地址;若是存储器操作和配置操作,则是双字地址。

在数据周期,AD0~AD7为最低字节,AD24~AD31为最高字节。

当IRDY#有效时,表示写数据稳定有效,TRDY#有效表示读数据稳定有效C/BE0~3# t/s:总线命令和字节使能多路复用信号线。

PCIE事务层协议(Transaction Layer Specifications)范文

处理层协议(transaction Layer specification)◆TLP概况。

◆寻址定位和路由导向。

◆i/o,memory,configuration,message request、completetion详解。

◆请求和响应处理机制。

◆virtual channel(vc)Mechanism虚拟通道机制。

◆data integrity数据完整性。

一.TLP概况处理层(transaction Layer specification)是请求和响应信息形成的基础。

包括四种地址空间,三种处理类型,从下图可以看出在transaction Layer 中形成的包的基本概括。

一类是对i/o口和memory的读写包(TLPS:transaction Layers packages),另一类是对配置寄存器的读写设置包,还有一类是信息包,描述通信状态,作为事件的信号告知用户。

对memory的读写包分为读请求包和响应包、写请求包(不需要存储器的响应包)。

而i/o类型的读写请求都需要返回I/O口的响应包,configuration包对配置寄存器的读写请求也有响应包。

这些请求包还可以按属性来分就是:NP-nonposted ,即请求需要返回completion的响应包;还有一种就是;poste,即不需要completion返回响应包。

例如上面的存储器写入请求包和Message包都隶属于posted包。

包的主要格式结构如下:每种类型的包都有一定格式的包头(Tlp Header),根据不同的包的特性,还包括有效数据负荷(Data Payload)和tlp开销块(Tlp Digest)。

包头中的数据用于对包的管理和控制。

有效数据负荷域存放有效数据信息。

具有数据的TLP传递是有一定规则的:以DW为长度单位,发送端数据承载量不得超过“Device Control Register”中的“Max_Payload_Size”数值,接收端中,所接收到的数据量也不能超过接收端“Device Control Register”中的“Max_Payload_Size”数值。

什么是PCI Express协议

外围设备互连(PCI)插槽是计算机体系结构中不可或缺的一部分,以至于大多数人将其存在视为理所当然。

多少年来,PCI一直是将声卡、显卡和网卡连接到主板的万能且实用的方法。

但PCI也有一些不足之处。

处理器、显卡、声卡和网络的速度越来越快,并且功能越来越强大,而PCI却一直在“原地踏步”。

它的带宽固定为32位,而且每次只能处理5个设备。

新款的64位PCI-X总线可以提供更高的带宽,但也随之带来了一些其他的PCI问题。

一种名为PCI Express(PCIe)的新协议消除了其中许多的不足,提供更高的带宽,并且与现有的操作系统兼容。

在本文中,我们将了解PCIe与PCI的区别所在。

我们还将介绍PCI Express如何使计算机运行得更快、如何能潜在地增加图形性能,以及能否代替AGP插槽。

HowStuffWorks Shopper供图PCI Express连接的每条线路包含两对导线,其中一对用于发送,另一对用于接收。

数据包以每周期一位的速度在线路间传输。

x1连接,即最小的PCIe连接,有一条由四根导线组成的线路。

各方向上每周期都传输一位。

x2链接包含八根导线,一次传输两位,x4链接传输四位,以此类推。

其他配置还有x12、x16和x32。

但是一个串行连接是如何快于PCI的32根导线或PCIx的64根导线的呢?在下一部分中,我们将介绍PCIe如何以串行格式提供高带宽。

速度更快,连接更少32位PCI总线的最大速度可以达到33兆赫兹,即总线每秒最多可传输133兆字节的数据。

64位PCI-X总线是PCI总线带宽的两倍。

不同的PCI-X规范允许的数据传输速度也不同,范围从每秒512兆字节到1G字节。

使用PCI的设备共享通用总线,但每个使用PCI Express的设备与交换机之间都具有自己的专用连接。

一条PCI Express线路每个方向每秒钟可以处理200兆字节的通信量。

x16PCIe连接器每个方向每秒钟可以传输惊人的6.4G字节数据。

pcie处理层协议中文详解

pcie ( PCI-Express )处理层协议中文详解处理层协议(transaction Layer specification ♦TLP概况。

♦寻址定位和路由导向。

♦i/o,memory,configuration,message request、completion 详解。

♦请求和响应处理机制。

♦virtual channel(vc)Mechanism 虚拟通道机制。

♦data integrity数据完整性。

一.TLP概况处理层(transaction Layer specification)是请求和响应信息形成的基础。

包括四种地址空间,三种处理类型,从下图可以看出在transaction Layer中形成的包的基本概括。

一类是对i/o 口和memory 的读写包(TLPS : transaction Layerspackages),另一类是对配置寄存器的读写设置包,还有一类是信息包,描述通信状态,作为事件的信号告知用户。

对memory 的读写包分为读请求包和响应包、写请求包(不需要存储器的响应包)。

而i/o类型的读写请求都需要返回I/O 口的响应包,configuration包对配置寄存器的读写请求也有响应包。

这些请求包还可以按属性来分就是:NP-non posted,即请求需要返回completion 的响应包;还有一种就是;poste,即不需要completion 返回响应包。

例如上面的存储器写入请求包和Message包都隶属于posted包。

包的主要格式结构如下:每种类型的包都有一定格式的包头(Tlp Header),根据不同的包的特性,还包括有效数据负荷(Data Payload)和tip开销块(Tip Digest)。

包头中的数据用于对包的管理和控制。

有效数据负荷域存放有效数据信息。

具有数据的TLP传递是有一定规则的:以DW为长度单位,发送端数据承载量不得超过“ Device Control Register” 中的“ Max_Payload_Size 数值,接收端中,所接收到的数据量也不能超过接收端“Device Co ntrol Register ”中的“ Max_Payload_Size”数值。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

pcie(PCI-Express)处理层协议中文详解处理层协议(transaction Layer specification)◆TLP概况。

◆寻址定位和路由导向。

◆i/o,memory,configuration,message request、completion详解。

◆请求和响应处理机制。

◆virtual channel(vc)Mechanism虚拟通道机制。

◆data integrity数据完整性。

一.TLP概况处理层(transaction Layer specification)是请求和响应信息形成的基础。

包括四种地址空间,三种处理类型,从下图可以看出在transaction Layer 中形成的包的基本概括。

一类是对i/o口和memory的读写包(TLPS:transaction Layers packages),另一类是对配置寄存器的读写设置包,还有一类是信息包,描述通信状态,作为事件的信号告知用户。

对memory 的读写包分为读请求包和响应包、写请求包(不需要存储器的响应包)。

而i/o类型的读写请求都需要返回I/O口的响应包,configuration包对配置寄存器的读写请求也有响应包。

这些请求包还可以按属性来分就是:NP-non posted ,即请求需要返回completion的响应包;还有一种就是;poste,即不需要completion 返回响应包。

例如上面的存储器写入请求包和Message包都隶属于posted包。

包的主要格式结构如下:每种类型的包都有一定格式的包头(Tlp Header),根据不同的包的特性,还包括有效数据负荷(Data Payload)和tlp开销块(Tlp Digest)。

包头中的数据用于对包的管理和控制。

有效数据负荷域存放有效数据信息。

具有数据的TLP传递是有一定规则的:以DW为长度单位,发送端数据承载量不得超过“Device Control Register”中的“Max_Payload_Size”数值,接收端中,所接收到的数据量也不能超过接收端“Device Control Register”中的“Max_Payload_Size”数值。

TLp Digest域是32位的ECRC校验。

具体的包结构图如下:由此图可看出数据从低字节的高位先发送,从左到右。

以下详细介绍TLPS的每个成分。

R为保留信息位,应设为0,路由器switch对此位不做修改,接收器应该忽略此位。

▲Fmt[1:0]:Format of TLP (see Table 2-2) –bits 6:5 of byte0▲Type[4:0]:Type of TLP – bits 4:0 of byte 0▲TC[2:0]:Traffic Class – bits [6:4] of byte1,关于TC的作用将在下文说明。

▲Attr[1:0]:Attributes – bits [5:4] of byte 2,详细介绍见下文▲TD:1b indicates presence of TLP digest in the form of a single DW at the end of the TLP标志TLPDigest域的有无。

▲EP: indicates the TLP is poisoned – bit 6 of byte 2有效数据中毒(出错)机制。

▲Length[9:0]:Length of data payload in DW.Fmt开销位说明TLP Header的长度和TLP是否包含数据,见下图。

▲Fmt[1:0]=00b,代表3DW的包头,没有数据。

▲Fmt[1:0]=01b,代表4DW的包头,没有数据。

▲Fmt[1:0]=10b,代表3DW的包头,有数据。

▲Fmt[1:0]=11b,代表4DW的包头,有数据。

Fmt和Type开销组合定义了包(TLP)的类型如下。

上图定义了各种类型的包,图中的r[2:0]用于定义Message 包的隐含寻址方式,在下文中更为详细。

Length域定义了有效负荷的DW长度如下。

在不包含data payload块的包中Length的值应被设置为保留值R,并被接收端忽略。

余下的各个开销位将在后文提到。

二.TLP打包定址和路由导向方式主要有三种TLP寻址方式:地址路由(address)、ID识别路由、间接路由(implicit)。

下面主要解释address和ID寻址方式,间接寻址将在后面提及。

address寻址主要用于memory和i/o request请求包,memory 读写请求包支持64位地址和32位地址,i/o读写请求只支持32位地址。

64位地址寻址的TLP Header有4DW(16字节),32位地址寻址的TLP Header有3DW长。

上图就是64位地址的4DW的包头和32位地址的3DW的包头。

对于memory读写request包,AT(address Type field)有如下的编码。

ID寻址方式主要用在configuration 请求包、部分message 包、响应包中。

ID包括Bus number、Divce number、function number为TLP定位目标接收器。

ID寻址的TLP包头长度也有4DW和3DW两种,ID在TLP中位置见下图。

第七个Byte(Byte7)是第一个DW数据负荷和最后一个DW 数据负荷使能位(Byte Enables),Byte Enables在于memory,i/o,configuration 请求包中有效,如图。

对于last DW BE和1st DW BE中的每一个位,为0表示相应的数据字节不被读或写,为1表示相应的数据字节有效。

每个使能位相对应的字节如下。

处理层描述符(transaction Descriptor),用于请求器件和应答器件间转送处理层信息,包括三部分,Transaciton ID、Attributes、Traffic class(TC)。

如下图。

其中Transaction ID包括: Requester ID、Tag,如图。

Tag[7:0]是由产生请求包的器件生成的,如果请求器件需要应答,则每个Tag[7:0]和Function Number是独一无二的。

Transaction ID是一个全局标识符用于响应包寻址请求器件。

TC的规定如下,描述服务的层次和用于映射虚拟通道:处理层描述符在请求包中第二个DW:。

中图中看出,描述字符放在第二个DW的前三个字节中。

三.i/o,memory,configuration,message request、completetion 详解。

memory、i/o、configuration request包头除了基本的域之外还包括:Transaction ID即requester ID、Tag、Last DW BE、1st DW BE,放在第二个DW中。

以下分别介绍这三种不同的请求包。

memory request package:采用直接地址寻址,有64bit地址和32bit地址两种,其中读请求包的Length域不应大于Max_Read_Request_Size寄存器设置的值。

请求器件不会示例一个所访问的memory空间超过4KB的read request包。

以下是两种不同地址长度的memory request 包。

I/O request 包:I/O request 包只有32位地址寻址。

有如下限制:▲TC[2:0] must be 000b▲Attr[1:0] must be 00b▲AT[1:0] must be 00b▲Length[9:0] must be 00 0000 0001b▲Last DW BE[3:0] must be 0000b格式如下:可见每次只传送一个DW数据。

configuration request包:configuration request包采用ID寻址方式,包头(Tlp Header长度是3DW)。

有如下规定:• TC[2:0] must be 000b• Attr[1:0] must be 00b• AT[1:0] must be 00b• [9:0] must be 00 0000 0001b• Last DW BE[3:0] must be 0000b包格式:Message 包:Message包分为:INTx Interrupt Signaling INTx中断信息包Power Management 电源管理机能。

Error Signaling错误信息包Locked Transaction Support 锁住交易的支持Slot Power Limit Support插槽电源限制的支持Vendor-Defined Messages制造商自行定义信息所有的Message包都用Msg编码,即不包括数据负荷的Message包,除了Vendor_Defined Messages和Set_Slot_Power_Limit Message包,Message包有以下限制:□The Message Code field must be fullydecoded (Message aliasing is not permitted).□Except as noted, the Attr[1:0] field is reserved.保留Attr域。

□AT[1:0] must be 00b.□Except as noted, bytes 8 through 15 arereserved.保留包头部分的bytes8到byte15.□Message Requests are posted and do notrequire Completion.Message包不需要返回响应包。

□Message Requests follow the same ordering rules as Memory Write Requests.寻址方式:隐含寻址,由Type域中的r[2:0]决定,即Type域的最后三位。

具体寻址映射如下:r[2:0]是010时,寻址方式就是ID寻址。

completion rules(应答机制):completion包用ID 寻址方式,寻址使用的ID就是request提供的requester ID。

除了那些正常的域以外,还包括:◆Completer ID[15:0] – Identifies theCompleter – described in detail below◆Completion Status[2:0] – Indicates the statusfor a Completion◆BCM – Byte Count Modified◆Byte Count[11:0] – The remaining byte countfor Request◆Tag[7:0] – in combination with the RequesterID field, corresponds to the Transaction ID◆Lower Address[6:0] – lower byte address forstarting byte of Completioncompl.Status位有如下含义:四.请求和应答处理机制处理机制就是对接收到的经Data Link Layer进行数据完整性验证的Tlp进行处理。

相关文档
最新文档