常用逻辑部件介绍
合集下载
数字逻辑电路基础知识整理
数字逻辑电路基础知识整理数字逻辑电路是电子数字系统中的基础组成部分，用于处理和操作数字信号。
它由基本的逻辑门和各种组合和顺序逻辑电路组成，可以实现各种功能，例如加法、减法、乘法、除法、逻辑运算等。
下面是数字逻辑电路的一些基础知识整理：1. 逻辑门：逻辑门是数字逻辑电路的基本组成单元，它根据输入信号的逻辑值进行逻辑运算，并生成输出信号。
常见的逻辑门包括与门、或门、非门、异或门等。
2. 真值表：真值表是描述逻辑门输出信号与输入信号之间关系的表格，它列出了逻辑门的所有输入和输出可能的组合，以及对应的逻辑值。
3. 逻辑函数：逻辑函数是描述逻辑门输入和输出信号之间关系的数学表达式，可以用来表示逻辑门的操作规则。
常见的逻辑函数有与函数、或函数、非函数、异或函数等。
4. 组合逻辑电路：组合逻辑电路由多个逻辑门组合而成，其输出信号仅取决于当前的输入信号。
通过适当的连接和布线，可以实现各种逻辑操作，如加法器、多路选择器、比较器等。
5. 顺序逻辑电路：顺序逻辑电路由组合逻辑电路和触发器组成，其输出信号不仅取决于当前的输入信号，还取决于之前的输入信号和系统状态。
顺序逻辑电路可用于存储和处理信息，并实现更复杂的功能，如计数器、移位寄存器、有限状态机等。
6. 编码器和解码器：编码器将多个输入信号转换成对应的二进制编码输出信号，解码器则将二进制编码输入信号转换成对应的输出信号。
编码器和解码器可用于信号编码和解码，数据传输和控制等应用。
7. 数字信号表示：数字信号可以用二进制表示，其中0和1分别表示低电平和高电平。
数字信号可以是一个比特（bit），表示一个二进制位；也可以是一个字（word），表示多个二进制位。
8. 布尔代数：布尔代数是逻辑电路设计的数学基础，它通过符号和运算规则描述了逻辑门的操作。
布尔代数包括与、或、非、异或等基本运算，以及与运算律、或运算律、分配律等运算规则。
总的来说，数字逻辑电路是由逻辑门和各种组合和顺序逻辑电路组成的，它可以实现各种基本逻辑运算和数字信号处理。
数字逻辑电路基础知识整理(属于个人笔记)
让信念坚持下去，梦想就能实现！！ Cx5692855@
1
定正飞的收藏
编/译码器主要有 2/4、3/8 和 4/16 译码器 74X139、 74X138、74X154 等。 4：计数器 计数器主要有同步计数器 74 X161 和异步计数器 74X393 等。 5：寄存器 寄存器主要有串-并移位寄存器 74X164 和并-串寄存器 74X165 等。 6：触发器 触发器主要有 J-K 触发器、带三态的 D 触发器 74X374、不带三态的 D 触发器 74X74、 施密特触发器等。 7：锁存器 锁存器主要有 D 型锁存器 74X373、寻址锁存器 74X25 9 等。 8：缓冲驱动器 缓冲驱动器主要有带反向的缓冲驱动器 74X24 0 和不带反向的缓冲驱动器 74X244 等。 9：收发器 收发器主要有寄存器收发器 74X543、通用收发器 74X245、总线收发器等。 10：总线开关 < br />总线开关主要包括总线交换和通用总线器件等。 11：背板驱动器 背板驱动器主要包括 TTL 或 LVTTL 电平与 GTL/GTL+（GTLP）或 BTL 之间的电平转换 器件。 12：包含特殊功能的逻辑器件 A．总线保持功能（Bus hold） 由内部反馈电路保持输入端最后的确定状态,防止因输入端浮空的不确定而导致器 件振荡自激损坏;输入端无需外接上拉或下拉电阻,节省 PCB 空间,降低了器件成本开销 和功耗。ABT、LVT、ALVC、ALVCH、 ALVTH、LVC、GTL 系列器件有此功能。 命名特征为 附加了“H& rdquo;如：74ABTH16244。
定正飞的收藏
高级 CMOS 逻辑器件 与 TTL 电平兼容高级 CMOS 逻辑器件 高级高速 CMOS 与 TTL 电平兼容高级高速 CMOS 高级低压 CMOS 技术 高级超低压 CMOS 逻辑器件 高级超低功耗 CMOS 逻辑 高级超低压 CMOS 逻辑器件 低压高带宽总线开关技术 低压转换器总线开关技术 Crossbar 技术 具有下冲保护的 CBT 低压 Crossbar 技术 CMOS 逻辑器件 快速 CMOS 技术 发射接收逻辑器件（GTL+） 高速 CMOS 逻辑器件 与 TTL 电平兼容高速 CMOS 逻辑器件 其电路含 AC、ACT 及 FCT 系列 低压 CMOS 技术 低压 CMOS 技术 低压 CMOS 技术 内部集成电路 内部集成电路 残余连续终结低压逻辑器件
计算机组成原理补-数字逻辑2
译码器
常见的MSI二进制译码器 二进制译码器： ♦ 常见的MSI二进制译码器： 2-4线(2输入4输出)译码器 (2输入 输出) 输入4 3-8线(3输入8输出)译码器 (3输入 输出) 输入8 4-16线(4输入16输出)译码器等。 16线(4输入16输出 译码器等。 输入16输出)
例：3－8译码器
① 分析： 分析： A9 A8 A7 A6 A5 A4 A3……A0 A设备 0 B设备 0 C设备 0 0 0 0 0 0 0 0 1 1 1 0 1 0 0 1 X X X X X X X X X X X X Y2 Y4 Y7
用3：8译码器实现
例）
译码器应用
② 设计： 设计：
74LS138
A6 A5 A4 A7 A8 A9 C B A G1 G2A G2B
§2.1 组合逻辑电路的分析方法
给定—— 给定—— 逻辑图 待求—— 待求—— 真值表 步骤： 步骤： 1. 根据逻辑图写出表达式 2. 根据表达式化简 3. 根据最简表达式列真值表 4. 根据真值表说明逻辑功能 5. 对电路进行评价和改进
例 1:
F1 +
F2 F1
F2
A 表达式为： 表达式为： F1=AB F2=A+B =AB
B
A
B
真值表 AB F2F1 00 0 0 01 0 1 10 1 0 11 0 0
A<B F2F1 =01 A=B F2F1 =00 A>B F2F1 =10
2.2 组合逻辑电路的设计方法
已知—— 已知—— 设计要求 待求—— 待求—— 逻辑图 步骤： 步骤： 1. 根据设计要求确定 根据设计要求 设计要求确定 2. 根据真值表 3. 化简 4. 按设计要求，变换逻辑表达式 按设计要求， 5. 画出逻辑图 真值表 卡诺图(表达式) 卡诺图(表达式)
计算机逻辑部件
计算机逻辑部件
计算机逻辑部件是计算机中用于处理和执行逻辑运算的基本组件。
这些部件是构成计算机中央处理器（CPU）的重要组成部分，负责执行各种算术和逻辑操作。
常见的计算机逻辑部件包括：
逻辑门（Logic Gates）：逻辑门是计算机中最基本的逻辑部件，用于执行逻辑运算，如与门、或门、非门等。
所有计算机的逻辑运算都是通过组合不同类型的逻辑门来实现的。
加法器（Adder）：加法器用于执行二进制的加法运算，是计算机中常见的算术逻辑单元（ALU）的一部分。
算术逻辑单元（ALU）：ALU是计算机中用于执行算术和逻辑运算的核心部件。
它可以执行加法、减法、逻辑与、逻辑或等操作。
寄存器（Register）：寄存器是用于暂时存储数据的高速存储单元。
计算机的数据处理通常涉及将数据暂时存储在寄存器中，然后进行操作和传输。
随机存取存储器（RAM）：RAM是用于临时存储数据和程序的主要内存。
它允许CPU快速读取和写入数据。
可编程逻辑器件（例如FPGA）：这些器件允许用户根据需要配置和重新配置逻辑功能，从而实现特定的计算任务。
这些逻辑部件的组合和协调，使计算机能够进行复杂的计算和数据处理，从而实现各种应用和功能。
在现代计算机中，这些部件已经高度集成，并且存在于微处理器芯片中，使得计算机能够执行高效和多样化的任务。
数字电路的基础知识 几种常用的组合逻辑组件
（2-1）
加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的叠加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。
（2-2）
（1）半加器：
半加运算不考虑从低位来的进位
A---加数；B---被加数；S---本位和； C---进位。
设ABC每个输出代表一种组合。 b.由状态表写出逻辑式 c.由逻辑式画出逻辑图
（2-23）
2-4线译码器74LS139的内部线路
A1
A0 输入
S
控制端
&
Y3
&
Y2
输出
&
Y1
&
Y0
（2-24）
74LS139的功能表
S
A1 A0
Y0
Y1
Y2
Y3
1XX 1 1 1 1
0000111
0011011
0101101
（2-36）
0111110
“—”表示低电平有效。
（2-25）
74LS139管脚图
Ucc 2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3
1S 1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND
一片139种含两个2-4译码器
（2-26）
例：利用线译码器分时将采样数据送入计算机。
总 线
三态门
EA 三态门
EB 三态门
EC 三态门
ED
A
B
C
第9章组合逻辑电路
P1 A
P2 B C
P3 BC P4 P1 P2 A(B C)
P5 A P3 ABC
Y P4 P5 A(B C) ABC
（2）用卡诺图化简输出函数表达式。
Y A(B C) ABC A(B C) ABC AB AC AB AC
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表9.2 真值表
9.1.3组合逻辑电路的设计
（3）由真值表写出输出变量函数表达式并化简：
Y ABC ABC ABC ABC AB BC AC （4）画出逻辑电路如图9.2所示。
AB
C 00 01 11 10
A
00 0 1 0
（1）确定输入、输出变量，定义逻辑状态的含义。
设A、B、C代表三个人，作为电路的三个输入变量，当A、 B、C为1时表示同意，为0表示不同意。将Y设定为输出变 量，代表决意是否通过的结果，当Y为1表示该决意通过， 当Y为0表示决意没有通过。
（2）根据题意列出真值表，如表9.2所示。
A
B
C
Y
0
0
0
0
0
• （2）根据真值表写逻辑表达式，并化简成最简“与或” 逻辑表达式。
• （3）选择门电路和型号。 • （4）按照门电路类型和型号变换逻辑函数表达式 • （5）根据逻辑函数表达式画逻辑图。
• 例9.2 设计一个三人表决器电路，当两个或两个以上的人 表示同意时，决意才能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。
运算器
运算器左右移位是运算器的基本操作。在有符号的数中，符号不动而只移数据位，称为算术移位。若数据连 同符号的所有位一齐移动，称为逻辑移位。若将数据的最高位与最低位链接进行逻辑移位，称为循环移位。
运算器的逻辑操作可将两个数据按位进行与、或、异或，以及将一个数据的各位求非。有的运算器还能进行 二值代码的16种逻辑操作。
运算器是计算机中处理数据的功能部件。对数据处理主要包括数据的算术运算和逻辑数据的逻辑操作。因此, 实现对数据的算术与逻辑运算是运算器的核心功能。
基本理论
数据 操作
运算方法 结构
运算器运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。70年代 微处理器常以1个、4个、8个、16个二进制位作为处理数据的基本单位。大多数通用计算机则以16、32、64位作 为运算器处理数据的长度。能对一个数据的所有位同时进行处理的运算器称为并行运算器。如果一次只处理一位， 则称为串行运算器。有的运算器一次可处理几位 （通常为6或8位），一个完整的数据分成若干段进行计算，称 为串/并行运算器。运算器往往只处理一种长度的数据。有的也能处理几种不同长度的数据，如半字长运算、双倍 字长运算、四倍字长运算等。有的数据长度可以在运算过程中指定，称为变字长运算。
Babbage的蒸汽动力计算机虽然最终没有完成，以今天的标准看也是非常原始的，然而，它勾画出现代通用 计算机的基本功能部分，在概念上是一个突破。
在接下来的若干年中，许多工程师在另一些方面取得了重要的进步，美国人Herman Hollerith（18601929），根据提花织布机的原理发明了穿孔片计算机，并带入商业领域建立公司。
实现运算器的操作，特别是四则运算，必须选择合理的运算方法。它直接影响运算器的性能，也关系到运算 器的结构和成本。另外，在进行数值计算时，结果的有效数位可能较长，必须截取一定的有效数位，由此而产生 最低有效数位的舍入问题。选用的舍入规则也影响到计算结果的精确度。在选择计算机的数的表示方式时，应当 全面考虑以下几个因素：要表示的数的类型（小数、整数、实数和复数）：决定表示方式，可能遇到的数值范围： 确定存储、处理能力。数值精确度：处理能力相关；数据存储和处理所需要的硬件代价：造价高低。
运算器的逻辑操作可将两个数据按位进行与、或、异或，以及将一个数据的各位求非。有的运算器还能进行 二值代码的16种逻辑操作。
运算器是计算机中处理数据的功能部件。对数据处理主要包括数据的算术运算和逻辑数据的逻辑操作。因此, 实现对数据的算术与逻辑运算是运算器的核心功能。
基本理论
数据 操作
运算方法 结构
运算器运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。70年代 微处理器常以1个、4个、8个、16个二进制位作为处理数据的基本单位。大多数通用计算机则以16、32、64位作 为运算器处理数据的长度。能对一个数据的所有位同时进行处理的运算器称为并行运算器。如果一次只处理一位， 则称为串行运算器。有的运算器一次可处理几位 （通常为6或8位），一个完整的数据分成若干段进行计算，称 为串/并行运算器。运算器往往只处理一种长度的数据。有的也能处理几种不同长度的数据，如半字长运算、双倍 字长运算、四倍字长运算等。有的数据长度可以在运算过程中指定，称为变字长运算。
Babbage的蒸汽动力计算机虽然最终没有完成，以今天的标准看也是非常原始的，然而，它勾画出现代通用 计算机的基本功能部分，在概念上是一个突破。
在接下来的若干年中，许多工程师在另一些方面取得了重要的进步，美国人Herman Hollerith（18601929），根据提花织布机的原理发明了穿孔片计算机，并带入商业领域建立公司。
实现运算器的操作，特别是四则运算，必须选择合理的运算方法。它直接影响运算器的性能，也关系到运算 器的结构和成本。另外，在进行数值计算时，结果的有效数位可能较长，必须截取一定的有效数位，由此而产生 最低有效数位的舍入问题。选用的舍入规则也影响到计算结果的精确度。在选择计算机的数的表示方式时，应当 全面考虑以下几个因素：要表示的数的类型（小数、整数、实数和复数）：决定表示方式，可能遇到的数值范围： 确定存储、处理能力。数值精确度：处理能力相关；数据存储和处理所需要的硬件代价：造价高低。
5.1组合逻辑电路(1)全加器
&
◇用与或非门实现
RA00 G 0 1 1 01 11 10
利用填1格，圈0格，
0
0 1 0 1 1 1
RAG R AG R AG
R
写出Z的逻辑表达式，
等式两边求反，得出 与或非表达式。
& 1 & A
1
Z RAG R AG R AG
Z R AG R AG R AG
最后画出用与或非门 实现的逻辑电路图。
0 1
1 1 1 1
1 0
0 0 0 1
0 0
0 1 1 0
0 0
1 0 1 0
1 1
1
1 1
1
0 1
1
1 0
1
3 2 Q 1 0 Ci
W X Y Z
例4：用两片超前进位全加器实现两个8421 BCD码 的相加。 输入：8421BCD码A3A2A1A0 和B3B2B1B0 输出：8421BCD码D4D3D2D1D0 列真值表： Cn m(10,11,12,13,14,15,16,17,18) S3S2 CO m(10,11,12,13,14,15) 00 01 11 10 S1S0 1 00 CO S3S2 S3S1 逻辑图如图：
Si COi 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1
10
Si m(1,2,4,7)
Ai Bi CIi
COi m(3,5,6,7)
Ai Bi ACIi BiCIi i
Si AiBi CIi 00 0 1
01 11
1
1
COi AiBi CIi 00 0 1
串行进位全加器：并行相加，串行进位
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
逻辑门的表示方法：
逻辑门 与门
Y = A∧ B
或门 Y = A∨ B
非门 Y=A
国家标准符号
A B
&
Y
A B
≥1
Y
A1Y
旧教材使用符号
A B
Y
A Y
B
A
Y
常用逻辑部件介绍
逻辑门
与非门 Y = A∧ B
或非门 Y = A∨ B
异或门 Y=A∨B
国家标准符号
A B
&
Y
A B
≥1
Y
A =1 B
Y
旧教材使用符号
CP
DQ
D
CP
Q 触发信号:高电平
常用逻辑部件介绍
按触发信号的不同 ，触发器分为：
边沿触发 电平触发
上升沿触发 下降沿触发
高电平触发 低电平触发
CP
常用逻辑部件介绍
1. 上升沿触发方式
DQ
CP
2. 下降沿触发方式
DQ
CP
CP
CP D 0 1
其它 ×
CP
Q 0 1 Q0(不变）
CP D 0 1
其它 ×
常用逻辑部件介绍
时序逻辑电路例 : 触发器
D触发器
CP
DQ
D
CP
Q
输出信号Q的状态不仅与输入信号D当时的状态有关， 还与Q过去的状态有关。
常用逻辑部件介绍
触发器是时序逻辑电路常用的基本单元。 D触发器、J-K触发器、R-S触发器
以D触发器为例
DQ
CP R
输入端 D 输出端 Q 触发端 CP 清0端 R
A
Y
Y
A
EN
EN
A
Y
Y
A
EN
总线
EN
常用逻辑部件介绍
三、驱动器( 缓冲器 )
用于增强总线的负载能力。
CPU
输
存
I/O
入
储
接
设
器
口
备
地址总线 AB
输
I/O
出
接
设
口
备
数据总线 DB 控制总线 CB
常用逻辑部件介绍
普通驱动器 三态驱动器
单向 ( 用于地址、控制总线的驱动 ) 双向 ( 用于数据总线的驱动 )
A
Y
高电平
低电平
EN
高阻态
三态门
A
Y
高电平 低电平
逻辑门
常用逻辑部件介绍
三态门
A
Y
EN
控制端高电平有效
功能表
EN A
1
0
1
1
0
0
0
1
Y
0
1 高阻 高阻
EN A
Y
A
Y
0
0
0
0
1
1
1
0
高阻
EN
控制端低电平有效
1
1
高阻
常用逻辑部件ቤተ መጻሕፍቲ ባይዱ绍
高阻态的特点 处于高阻状态的三态门， 其输出端既不会有电流流出，也不会有电流流入， 如果与总线相连，此时三态门电路仍连在总线, 但电气上与总线处于断开状态，对总线上的信号无影响上。
常用逻辑部件介绍
Q 0 1 Q0(不变）
3. 高电平触发方式
DQ
CP
4. 低电平触发方式
DQ
CP
CP
CP D 10 11 其它 ×
Q 0 1 Q0(不变）
CP
CP D 00 01 其它 ×
常用逻辑部件介绍
Q 0 1 Q0(不变）
五、三态锁存器
具有三态和锁存功能的驱动器
三态锁存器74LS373
D0 Q0 D7 Q7
CPU 按严格的时间标准发出地址，控制信号， 存储器、接口也按严格的时间标准送出或接受数据. 这个时间标准就是由时钟信号确定。
常用逻辑部件介绍
CPU的主频或内频指CPU的内部工作频率。
主频是表示CPU工作速度的重要指标， 在 CPU其它性能指标相同时, 主频越高, CPU 的速度越快
CPU的外频或系统频率指CPU的外部总线频率。
常用逻辑部件
一、 逻辑门 二、 三态门 三、 驱动器 四、 锁存器 五、 三态锁存器
重点掌握三态门，锁存器的作用
常用逻辑部件介绍
一、逻辑门（门电路） 在数字电路中实现逻辑运算的电路，简称逻辑门或门电路。
例 与门、或门、非门、与非门、或非门
逻辑门有两种输出状态： 高电平（逻辑1） 低电平（逻辑0）
常用逻辑部件介绍
OE G
功能表
OE G D 0 10 0 11 0 其它 × 1 ××
Q
0
1 Q0(不变）
高阻
OE 高阻控制 G 触发控制
常用逻辑部件介绍
三态锁存器8282
DI0 DO0 DI7 DO7
OE STB
功能表
OE STB DI
0
0
0
1
0 其它 ×
1 ××
DO 0 1
Q0(不变） 高阻
OE 高阻控制 STB 触发控制
Y7~4 0
1 高阻 高阻
常用逻辑部件介绍
双向三态驱动器74LS245
A7~A0
Y7~Y0
G DIR
功能表
G DIR
00
AY
01
AY
10
高阻
11
高阻
双向三态驱动器8286
A7~A0
B7~B0
OE T
OE T 00 01 10 11
AB
AB 高阻 高阻
常用逻辑部件介绍
四、 锁存器(触发器)
组合逻辑电路和时序逻辑电路
地址总线 AB
CPU
输
存
I/O
入
储
接
设
器
口
备
输
I/O
出
接
设
口
备
数据总线 DB 控制总线 CB
常用逻辑部件介绍
单向三态驱动器74LS244
A3~A0
1G
A7~A4
2G
Y3~Y0 Y7~Y4
含两个4位三态驱动器
功能表
1G A3~0 00 01 10 11
Y3~0 0
1 高阻 高阻
2G A7~4 00 01 10 11
A
Y
B
A Y
B
A Y
B
常用逻辑部件介绍
二、三态门
一般逻辑门只有两种输出状态：
A
高电平 低电平
而三态门有三种输出状态：
高电平 ( 逻辑1 )
工作状态
A
低电平 ( 逻辑0 )
EN
高阻态 ( 浮空状态、断开状态 )
常用逻辑部件介绍
Y
高电平 低电平
Y
高电平 低电平 高阻态
三态门比逻辑门增加了一个控制端EN（又称使能端）， 当控制端有效时，三态门处于工作态，否则处于高阻态。
组合逻辑电路中，输出信号仅与输入信号当时的状态有关， 与电路在此之前的状态无关。
时序逻辑电路中，输出信号不仅与输入信号当时的状态有关, 还与电路在此之前的状态有关。
常用逻辑部件介绍
组合逻辑电路例 : 逻辑门、三态门、驱动器等。
A
A
与Y
B
B
Y
输出信号Y的状态仅与输入信号A、B当时的状态有关， 与A、B过去的状态无关。
当 R=0 时，不论D、CP为何值, Q=0
常用逻辑部件介绍
D触发器的特点：
当触发信号有效时，输出Q随输入D变化 , 即Q = D； 当触发信号无效时，即变成非触发信号后， 输出Q不随输入D变化，而保持非触发信号前的状态，Q = Q0 将非触发信号前的状态Q0锁存在Q中, 故触发器又称为锁存器
D触发器
倍频系数指CPU主频和外频的相对比例系数。
8088/8086/80286/80386的主频和外频值相同; 从80486DX2开始，CPU的主频和外频不再相同， 将外频按一定的比例倍频后得到CPU的主频，即：
常用逻辑部件介绍
第二节 有关概念介绍 一、 主频，外频，倍频系数 二、 T状态 三、 总线周期 四、 指令周期 五、 时序 六、 时序图
常用逻辑部件介绍
一、主频，外频，倍频系数
CPU是在时钟信号的控制下工作
CLK
时钟信号是一个按一定电压幅度， 一定时间间隔发出的脉冲信号
CPU所有的操作都以时钟信号为基准