NAND闪存芯片的深入解析
NAND-flash详解
NAND flash和NOR flash的区别详解[导读]我们使用的智能手机除了有一个可用的空间（如苹果8G、16G等），还有一个RAM容量，很多人都不是很清楚，为什么需要二个这样的芯片做存储呢，这就是我们下面要讲到的这二种存储.关键词：NOR flashNand flashFlaSh我们使用的智能手机除了有一个可用的空间（如苹果8G、16G等），还有一个RAM容量，很多人都不是很清楚，为什么需要二个这样的芯片做存储呢，这就是我们下面要讲到的。
这二种存储设备我们都统称为“FLASH”，FLASH是一种存储芯片，全名叫Flash EEPROM Memory，通地过程序可以修改数据，即平时所说的“闪存”。
Flash又分为NAND flash和NOR flash二种。
U盘和MP3里用的就是这种存储器。
相“flash存储器”经常可以与相“NOR存储器”互换使用。
许多业内人士也搞不清楚NAND闪存技术相对于NOR技术的优越之处，因为大多数情况下闪存只是用来存储少量的代码，这时NOR闪存更适合一些。
而NAND则是高数据存储密度的理想解决方案。
NOR Flash 的读取和我们常见的 SDRAM 的读取是一样，用户可以直接运行装载在 NOR FLASH 里面的代码，这样可以减少 SRAM 的容量从而节约了成本。
NAND Flash 没有采取内存的随机读取技术，它的读取是以一次读取一块的形式来进行的，通常是一次读取512 个字节，采用这种技术的 Flash 比较廉价。
用户不能直接运行 NAND Flash 上的代码，因此好多使用 NAND Flash 的开发板除了使用 NAND Flah 以外，还作上了一块小的 NOR Flash 来运行启动代码。
NOR flash是intel公司1988年开发出了NOR flash技术。
NOR的特点是芯片内执行（XIP, eXecute In Place），这样应用程序可以直接在flash 闪存内运行，不必再把代码读到系统RAM中。
NAND闪存颗粒结构及工作原理
NAND闪存颗粒结构及工作原理前一节谈SLC和MLC的区别时，我们说到NAND闪存是一种电压元件，靠其内存电压来存储数据，现在我们就来谈谈它的结构及工作原理。
闪存的内部存储结构是金属-氧化层-半导体-场效晶体管(MOSFET)，里面有一个浮置栅极(Floating Gate)，它便是真正存储数据的单元。
请看下图：数据在闪存的存储单元中是以电荷(electrical charge) 形式存储的。
存储电荷的多少，取决于图中的控制栅极（Control gate）所被施加的电压，其控制了是向存储单元中冲入电荷还是使其释放电荷。
而数据的表示，以所存储的电荷的电压是否超过一个特定的阈值Vth 来表示。
1.对于NAND闪存的写入（编程)，就是控制Control Gate去充电（对Control Gate施加电压），使得浮置栅极存储的电荷够多，超过阈值Vth，就表示0。
2.对于NAND Flash的擦除(Erase)，就是对浮置栅极放电，低于阈值Vth，就表示1。
上图是一个8Gb 50nm的SLC 颗粒内部架构，每个page有33,792个存储单元，每个存储单元代表1bit(SLC)，所以每个page容量为4096Byte + 128Byte（SA区）。
每个Block由64个page组成，所以每个Block 容量为262,114Byte + 8192Byte （SA区）。
Page是NAND Flash上最小的读取/写入（编程）单位（一个Page上的单元共享一根字符线Word line），Block是NAND Flash上最小的擦除单位。
不同厂牌不同型号颗粒有不同的Page和Block容量。
如上所述，大家应该发现了，写入时，是在字符线上加压以写入数据，擦除时则是在位线上加压，因为一个块共享一条位线，这也是擦除的单位是块而不是页的原因，同理写入的最小单位是页的原因大家想必也已明白。
下图是个8Gb 50nm的SLC芯片，4KB+128字节的页大小，256KB+8KB的块大小。
NAND和NOR flash详解
接口差别 NOR flash 带有 SRAM 接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每
驱动还用于对 DiskOnChip 产品进行仿真和 NAND 闪存的管理，包括纠错、坏块处理和损 耗平衡。
Page 3 of 3 PDF created with pdfFactory Pro trial version
由于擦除 NOR 器件时是以 64～128KB 的块进行的，执行一个写入/擦除操作的时间为 5s， 与此相反，擦除 NAND 器件是以 8～32KB 的块进 行的，执行相同的操作最多只需要 4ms。
执行擦除时块尺寸的不同进一步拉大了 NOR 和 NADN 之间的性能差距，统计表明，对于 给定的一套写入操作(尤其是更新小文件时)， 更多的擦除操作必须在基于 NOR 的单元中进行。这样，当选择存储解决方案时，设计师必须 权衡以下的各项因素。
2007-12-20 11:20:33
NAND 和 NOR flash 详解
NOR 和 NAND 是现在市场上两种主要的非易失闪存技术。Intel 于 1988 年首先开发出 NOR flash 技术，彻底改变了原先由 EPROM 和 EEPROM 一统 天下的局面。紧接着，1989 年，东芝公司发表了 NAND flash 结构，强调降低每比特的成本， 更高的性能，并且象磁盘一样可以通过接口 轻松升级。但是经过了十多年之后，仍然有相当多的硬件工程师分不清 NOR 和 NAND 闪存。
NAND详解解读
DHPG MLB2 PE DHPG-CRB
8
Flash Memory Define & Application
2.2便携存储(USB Flash Disk)，也称为闪存盘。闪存盘是一种采用USB接口 的无需物理驱动器的微型高容量移动存储产品,它采用的存储介质为闪存 (Flash Memory),是采用USB接口和闪存(Flash Memory)技术结合的方 便携带外观精美时尚的移动存储器。 闪存盘是以Flash Memory为介质，所以具有可多次擦写、速度快而且防 磁、防震、防潮的优点。闪存盘一般包括闪存(Flash Memory)、控制芯 片和外壳。闪盘采用流行的USB接口，体积只有大拇指大小，重量约20 克，不，存储容量从16MB～2GB不等，满足不同的需求。闪盘产品都是 通过整合闪存芯片、USB I/O控制芯片而成的产品，其产品特性大都比较 相似，只是外壳设计、捆绑软件和附加功能上有所差别。闪盘的附加功能 种类很多，比如：数据加密、系统启动功能、内置 E-mail 收发软件和聊 天工具等等。 闪存盘不需要额外的驱动器，将驱动器及存储介质合二为一，只要接上电 脑上的USB接口就可独立地存储读写数据。
AP U2 CPU
UA RT AP Block RF Block
AP U1
EBU_WR
RF U1
RF U25 Power Supply
VS_D
Address&Data Bus EBU_RD
Radio U22 Baseband
寫操作
讀操作
數據交換
DHPG MLB2 PE DHPG-CRB
12
~END~
DHPG MLB2 PE DHPG-CRB
11
N88 Memory Application
Nand flash工作原理
Nand flash芯片工作原理------------------------------------Nand flash芯片型号为Samsung K9F1208U0B,数据存储容量为64MB,采用块页式存储管理。
8个I/O引脚充当数据、地址、命令的复用端口。
芯片内部存储布局及存储操作特点:一片Nand flash为一个设备(device), 其数据存储分层为:1 (Device) = 4096 (Blocks)1 (Block) -= 32 (Pages/Rows) 页与行是相同的意思,叫法不一样1 (Page) = 528 (Bytes) = 数据块大小(512Bytes) + OOB 块大小(16Bytes)在每一页中,最后16个字节(又称OOB)用于Nand Flash命令执行完后设置状态用,剩余512个字节又分为前半部分和后半部分。
可以通过Nand Flash命令00h/01h/50h分别对前半部、后半部、OOB进行定位通过Nand Flash内置的指针指向各自的首地址。
存储操作特点:1. 擦除操作的最小单位是块。
2. Nand Flash芯片每一位(bit)只能从1变为0,而不能从0变为1,所以在对其进行写入操作之前要一定将相应块擦除(擦除即是将相应块得位全部变为1).3. OOB部分的第六字节(即517字节)标志是否是坏块,如果不是坏块该值为FF,否则为坏块。
(转载注：应该是每块的第一页的第六个字节。
)4. 除OOB第六字节外,通常至少把OOB的前3个字节存放Nand Flash硬件ECC码NAND FLASH的工作原理- to beginner2007-04-23 23:43NAND FLASH 是一种大容量、高速的存储技术。
其接口较为简单，如果没有专门的nand flash控制器，甚至可以用io口与之对接。
其编程也相对简单，只要了解如下关键概念就可以：1.nand flash内部有管理单元，管理单元负责对nand flash的实际单元的操作。
NAND闪存与NOR闪存的工作原理详解
NAND闪存与NOR闪存的工作原理详解经典物理学认为物体越过势垒，有一阈值能量；粒子能量小于此能量则不能越过，大于此能量则可以越过。
例如骑自行车过小坡，先用力骑，如果坡很低，不蹬自行车也能靠惯性过去。
如果坡很高，不蹬自行车，车到一半就停住，然后退回去。
量子力学则认为即使粒子能量小于阈值能量，很多粒子冲向势垒，一部分粒子反弹，还会有一些粒子能过去，好象有一个隧道，称作“量子隧道（quantum tunneling）”。
可见，宏观上的确定性在微观上往往就具有不确定性。
虽然在通常的情况下，隧道效应并不影响经典的宏观效应，因为隧穿几率极小，但在某些特定的条件下宏观的隧道效应也会出现。
〔发现者〕1957年，受雇于索尼公司的江崎玲於奈（Leo Esaki，1940～）在改良高频晶体管2T7的过程中发现，当增加PN结两端的电压时电流反而减少，江崎玲於奈将这种反常的负电阻现象解释为隧道效应。
此后，江崎利用这一效应制成了隧道二极管（也称江崎二极管）。
1960年，美裔挪威籍科学家加埃沃（Ivan Giaever，1929～）通过实验证明了在超导体隧道结中存在单电子隧道效应。
在此之前的1956年出现的“库珀对”及BCS理论被公认为是对超导现象的完美解释，单电子隧道效应无疑是对超导理论的一个重要补充。
1962年，年仅20岁的英国剑桥大学实验物理学研究生约瑟夫森（Brian David Josephson，1940～）预言，当两个超导体之间设置一个绝缘薄层构成SIS（Superconductor-Insulator- Superconductor）时，电子可以穿过绝缘体从一个超导体到达另一个超导体。
约瑟夫森的这一预言不久就为P.W.安德森和J.M.罗厄耳的实验观测所证实——电子对通过两块超导金属间的薄绝缘层（厚度约为10埃）时发生了隧道效应，于是称之为“约瑟夫森效应”。
宏观量子隧道效应确立了微电子器件进一步微型化的极限，当微电子器件进一步微型化时必须要考虑上述的量子效应。
Nand-Flash详述(绝对经典)
NandFlash详述1. 硬件特性：【Flash的硬件实现机制】Flash全名叫做Flash Memory，属于非易失性存储设备(Non-volatile Memory Device)，与此相对应的是易失性存储设备(Volatile Memory Device)。
这类设备，除了Flash，还有其他比较常见的如硬盘，ROM等，与此相对的，易失性就是断电了，数据就丢失了，比如大家常用的内存，不论是以前的SDRAM，DDR SDRAM，还是现在的DDR2，DDR3等，都是断电后，数据就没了。
Flash的内部存储是MOSFET，里面有个悬浮门(Floating Gate)，是真正存储数据的单元。
-------------------------------------------------------------------------------------------------------------------------金属-氧化层-半导体-场效晶体管，简称金氧半场效晶体管（Metal-Oxide-SemiconductorField-Effect Transistor, MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor）。
MOSFET依照其“通道”的极性不同，可分为n-type与p-type的MOSFET，通常又称为NMOSFET与PMOSFET，其他简称尚包括NMOS FET、PMOS FET、nMOSFET、pMOSFET等。
-------------------------------------------------------------------------------------------------------------------------在Flash之前，紫外线可擦除(uv-erasable)的EPROM，就已经采用用Floating Gate存储数据这一技术了。
大容量NAND颗粒背后的秘密.
大容量NAND颗粒背后的秘密初期竞争：NAND Flash的胜出闪存，英文名称叫做Flash Memory，顾名思义，闪存能够像闪电一样在瞬间完成数据存储工作。
下面就是闪存芯片中使用的晶体管和CPU中使用的晶体管对比图。
闪存芯片中的晶体管单元(左)与CPU中的晶体管单元(右)从图中，细心的朋友会发现闪存的晶体管比CPU的晶体管多一个浮置栅极，我们又把它叫做“浮栅”，这就是闪存存储数据的基本单元。
读取闪存中的数据时，电路通过检测浮栅的微弱电压来判断内部是否有电荷，从而得到相应“0”或者“1”数据；写入数据时，由于浮栅周围是绝缘体(比如二氧化硅)，必须在相对高的电压下先擦除其中全部内容，然后再通过热电子注入或者隧道效应这种非导体接触方式，向浮栅中充入电荷完成写入。
浮栅这种特殊结构，使闪存具有在掉电的情况下也能长期保存数据的优势；但与此同时，由于写入数据前必须先擦除数据，而导致闪存写入速度始终无法赶上内存。
在闪存诞生初期，工程师们使用内存一样的寻址方式去存取Flash，这就是最初的NOR Flash。
这种寻址方式可以方便地调用任意bit位的浮栅数据。
但很快工程师们就发现内存寻址虽然可以方便地读取每一位，但是由于Flash写入的复杂流程，导致写入速度极慢。
而且内存寻址地址线和数据线分开，每次容量升级都需要增加地址线数量，这对于未来单颗芯片容量的提升很不利，系统的兼容性无法得到保障。
NAND闪存的页面结构在这种背景下，工程师们使用了新的寻址方式：在闪存内部将晶体管串联起来，外部接口共用数据线、地址线和控制线，这就是后来的NAND Flash。
这样一来，同一家公司生产的NAND Flash从128MB到8GB的颗粒能够保持引脚兼容，极大的方便了硬件系统设计。
追求容量，大兴土木搞地产在确定了内部结构和外部接口后，NAND Flash便进入了快速发展期，用迅速提高容量和性能的方式来抢占市场。
要达成这一目标，我们首先需要改进的便是生产工艺。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
NAND闪存芯片的深入解析2006年09月18日对于许多消费类音视频产品而言，NAND闪存是一种比硬盘驱动器更好的存储方案，这在不超过4GB的低容量应用中表现得犹为明显。
随着人们持续追求功耗更低、重量更轻和性能更佳的产品，NAND正被证明极具吸引力。
NAND闪存阵列分为一系列128kB的区块(block)，这些区块是NAND器件中最小的可擦除实体。
擦除一个区块就是把所有的位(bit)设置为“1”(而所有字节(byte)设置为FFh)。
有必要通过编程，将已擦除的位从“1”变为“0”。
最小的编程实体是字节(byte)。
一些NOR闪存能同时执行读写操作(见下图1)。
虽然NAND不能同时执行读写操作，它可以采用称为“映射(shadowing)”的方法，在系统级实现这一点。
这种方法在个人电脑上已经沿用多年，即将BIOS从速率较低的ROM加载到速率较高的RAM上。
NAND的效率较高，是因为NAND串中没有金属触点。
NAND闪存单元的大小比NOR要小(4F2：10F2)的原因，是NOR 的每一个单元都需要独立的金属触点。
NAND与硬盘驱动器类似，基于扇区(页)，适合于存储连续的数据，如图片、音频或个人电脑数据。
虽然通过把数据映射到RAM上，能在系统级实现随机存取，但是，这样做需要额外的RAM存储空间。
此外，跟硬盘一样，NAND器件存在坏的扇区，需要纠错码(ECC)来维持数据的完整性。
存储单元面积越小，裸片的面积也就越小。
在这种情况下，NAND就能够为当今的低成本消费市场提供存储容量更大的闪存产品。
NAND闪存用于几乎所有可擦除的存储卡。
NAND的复用接口为所有最新的器件和密度都提供了一种相似的引脚输出。
这种引脚输出使得设计工程师无须改变电路板的硬件设计，就能从更小的密度移植到更大密度的设计上。
NAND与NOR闪存比较NAND闪存的优点在于写(编程)和擦除操作的速率快，而NOR的优点是具有随机存取和对字节执行写(编程)操作的能力(见下图图2)。
NOR的随机存取能力支持直接代码执行(XiP)，而这是嵌入式应用经常需要的一个功能。
NAND的缺点是随机存取的速率慢，NOR的缺点是受到读和擦除速度慢的性能制约。
NAND较适合于存储文件。
如今，越来越多的处理器具备直接NAND 接口，并能直接从NAND(没有NOR)导入数据。
NAND的真正好处是编程速度快、擦除时间短。
NAND支持速率超过5Mbps的持续写操作，其区块擦除时间短至2ms，而NOR是750ms。
显然，NAND在某些方面具有绝对优势。
然而，它不太适合于直接随机存取。
对于16位的器件，NOR闪存大约需要41个I/O引脚；相对而言，NAND器件仅需24个引脚。
NAND器件能够复用指令、地址和数据总线，从而节省了引脚数量。
复用接口的一项好处，就在于能够利用同样的硬件设计和电路板，支持较大的NAND 器件。
由于普通的TSOP-1封装已经沿用多年，该功能让客户能够把较高密度的NAND器件移植到相同的电路板上。
NAND器件的另外一个好处显然是其封装选项：NAND提供一种厚膜的2Gb裸片或能够支持最多四颗堆叠裸片，容许在相同的TSOP-1封装中堆叠一个8Gb的器件。
这就使得一种封装和接口能够在将来支持较高的密度。
图1 不同闪存单元的对比NOR闪存的随机存取时间为0.12ms，而NAND闪存的第一字节随机存取速度要慢得多NAND基本操作以2Gb NAND器件为例，它由2048个区块组成，每个区块有64个页(见图3)。
图3 2GB NAND闪存包含2,048个区块每一个页均包含一个2048字节的数据区和64字节的空闲区，总共包含2,112字节。
空闲区通常被用于ECC、耗损均衡(wear leveling)和其它软件开销功能，尽管它在物理上与其它页并没有区别。
NAND器件具有8或16位接口。
通过8或16位宽的双向数据总线，主数据被连接到NAND存储器。
在16位模式，指令和地址仅仅利用低8位，而高8位仅仅在数据传输周期使用。
擦除区块所需时间约为2ms。
一旦数据被载入寄存器，对一个页的编程大约要300μs。
读一个页面需要大约25μs，其中涉及到存储阵列访问页，并将页载入16,896位寄存器中。
除了I/O总线，NAND接口由6个主要控制信号构成：1.芯片启动(Chip Enable, CE#)：如果没有检测到CE信号，那么，NAND器件就保持待机模式，不对任何控制信号作出响应。
2.写使能(Write Enable, WE#): WE#负责将数据、地址或指令写入NAND之中。
3.读使能(Read Enable, RE#): RE#允许输出数据缓冲器。
4.指令锁存使能(Command Latch Enable, CLE): 当CLE为高时，在WE#信号的上升沿，指令被锁存到NAND指令寄存器中。
5.地址锁存使能(Address Latch Enable, ALE)：当ALE为高时，在WE#信号的上升沿，地址被锁存到NAND地址寄存器中。
6.就绪/忙(Ready/Busy, R/B#)：如果NAND器件忙，R/B#信号将变低。
该信号是漏极开路，需要采用上拉电阻。
数据每次进/出NAND寄存器都是通过16位或8位接口。
当进行编程操作的时候，待编程的数据进入数据寄存器，处于在WE#信号的上升沿。
在寄存器内随机存取或移动数据，要采用专用指令以便于随机存取。
数据寄存器输出数据的方式与利用RE#信号的方式类似，负责输出现有的数据，并增加到下一个地址。
WE#和RE#时钟运行速度极快，达到30ns的水准。
当RE#或CE#不为低的时候，输出缓冲器将为三态。
这种CE#和RE#的组合使能输出缓冲器，容许NAND闪存与NOR、SRAM或DRAM等其它类型存储器共享数据总线。
该功能有时被称为“无需介意芯片启动(chip enable don't care)”。
这种方案的初衷是适应较老的NAND器件，它们要求CE#在整个周期为低(译注：根据上下文改写)。
输入寄存器接收到页编程(80h)指令时，内部就会全部重置为1s，使得用户可以只输入他想以0位编程的数据字节带有随机数据输入的编程指令。
图中加亮的扇区显示，该指令只需要后面跟随着数据的2个字节的地址所有NAND操作开始时，都提供一个指令周期(表1)。
当输出一串WE#时钟时，通过在I/O位7：0上设置指令、驱动CE#变低且CLE变高，就可以实现一个指令周期。
注意：在WE#信号的上升沿上，指令、地址或数据被锁存到NAND器件之中。
如表1所示，大多数指令在第二个指令周期之后要占用若干地址周期。
注意：复位或读状态指令例外，如果器件忙，就不应该发送新的指令。
以2Gb NAND器件的寻址方案为例，第一和第二地址周期指定列地址，该列地址指定页内的起始字节(表2)。
注意：因为最后一列的位置是2112，该最后位置的地址就是08h(在第二字节中)和3Fh(在第一字节中)。
PA5:0指定区块内的页地址，BA16:6指定区块的地址。
虽然大多编程和读操作需要完整的5字节地址，在页内随机存取数据的操作仅仅用到第一和第二字节。
块擦除操作仅仅需要三个最高字节(第三、第四和第五字节)来选择区块。
图6：典型的存储方法图7 页读缓存模式总体而言，NAND的基本操作包括：复位(Reset, FFh)操作、读ID(Read ID, 00h)操作、读状态(Read Status, 70h)操作、编程(Program)操作、随机数据输入(Random data input, 85h)操作和读(Read)操作等。
将NAND连接到处理器选择内置NAND接口的处理器或控制器的好处很多。
如果没有这个选择，有可能在NAND和几乎任何处理器之间设计一个“无粘接逻辑(glueless)”接口。
NAND和NOR闪存的主要区别是复用地址和数据总线。
该总线被用于指定指令、地址或数据。
CLE信号指定指令周期，而ALE信号指定地址周期。
利用这两个控制信号，有可能选择指令、地址或数据周期。
把ALE连接到处理器的第五地址位，而把CLE连接到处理器的第四地址位，就能简单地通过改变处理器输出的地址，任意选择指令、地址或数据。
这容许CLE和ALE在合适的时间自动设置为低。
为了提供指令，处理器在数据总线上输出想要的指令，并输出地址0010h；为了输出任意数量的地址周期，处理器仅仅要依次在处理器地址0020h之后输出想要的NAND地址。
注意，许多处理器能在处理器的写信号周围指定若干时序参数，这对于建立合适的时序是至关重要的。
利用该技术，你不必采用任何粘接逻辑，就可以直接从处理器存取指令、地址和数据。
多层单元多层单元(MLC)的每一个单元存储两位，而传统的SLC仅仅能存储一位。
MLC技术有显著的密度优越性，然而，与SLC相比(表3)，其速度或可靠性稍逊。
因此，SLC被用于大多数媒体卡和无线应用，而MLC器件通常被用于消费电子和其它低成本产品。
如上所述，NAND需要ECC以确保数据完整性。
NAND闪存的每一个页面上都包括额外的存储空间，它就是64个字节的空闲区(每512字节的扇区有16字节)。
该区能存储ECC代码及其它像磨损评级或逻辑到物理块映射之类的信息。
ECC能在硬件或软件中执行，但是，硬件执行有明显的性能优势。
在编程操作期间，ECC单元根据扇区中存储的数据来计算误码校正代码。
数据区的ECC代码然后被分别写入到各自的空闲区。
当数据被读出时，ECC代码也被读出；运用反操作可以核查读出的数据是否正确。
有可能采用ECC算法来校正数据错误。
能校正的错误的数量取决于所用算法的校正强度。
在硬件或软件中包含ECC，就提供了强大的系统级解决方案。
最简单的硬件实现方案是采用简单的汉明(Simple Hamming)码，但是，只能校正单一位错误。
瑞德索罗门(Reed-Solomon)码提供更为强大的纠错，并被目前的控制器广为采用。
此外，BCH码由于比瑞德索罗门方法的效率高，应用也日益普及。
要用软件执行NAND闪存的区块管理。
该软件负责磨损评级或逻辑到物理映射。
该软件还提供ECC码，如果处理器不包含ECC硬件的话。
编程或擦除操作之后，重要的是读状态寄存器，因为它确认是否成功地完成了编程或擦除操作。
如果操作失败，要把该区块标记为损坏且不能再使用。
以前已编写进去的数据要从损坏的区块中搬出，转移到新的(好的)存储块之中。
2Gb NAND的规范规定，它可以最多有40个坏的区块，这个数字在器件的生命周期(额定寿命为10万次编程/擦除周期)内都适用。
一些有坏块的NAND 器件能够出厂，主要就归根于其裸片面积大。
管理器件的软件负责映射坏块并由好的存储块取而代之。
利用工厂对这些区块的标记，软件通过扫描块可以确定区块的好坏。