第3章 集成逻辑门
数字电子技术第七章数字电子技术第三章ch5
二、 连线的检查
调试前，还需认真检查电路的接线是否正确，以 避免接错线、少接线和多接线。多接线一般是因为接 线时看错引脚，或在改接线时忘记去掉原来的接线而 造成的。这种情况在实验中经常发生，而查线又很难 被发现，调试中则往往会给人造成错觉，以为问题是 元器件故障造成的。如把输出电平一高一低的 两个 TTL 门的输出端无意中连在一起而引起输出电平下降 时，则很容易错误地认为是元器件损坏了。
整机联调一般只观察结果，将测得的参数与设计指标 逐一对比，找出问题，然后进行电路参数的修改，直到完 全符合要求为止。
3.5.3 调试注意事项
一、 熟悉仪器的使用
调试前，先要熟悉仪器的使用方法，并仔细加以检查，以避 免由于仪器使来自不当或出现故障而作出错误判断。
二、 将仪器和被测电路的地线连在一起
分块调试的一般步骤如下：
1. 静态测试
不加输入信号，测试调整模拟电路的静态工作点。对 于数字电路，则加入固定电平，再根据器件的逻辑功能测 试电路各点电位，以判断电路的工作是否正常。这样，可 发现电路存在的问题和找出损坏的元器件。静态测量时， 应选用高内阻 ( 2×104Ω/V ) 万用表或数字万用表进行测量。 对于 A / D 转换器和运算放大器，则需要内阻更高的仪器 (如数字电压表)进行测量。
二、 分块调试
在数字电路中，逻辑值 0 和 1 不是一个固定不变的 值，而是一个数值范围。
数字集成电路的逻辑电平标准
电路类型 参数名称
电源电压 / V
UOH / V UOL / V UIH / V UIL / V
HTTL
5 ≥2.4 ≤0.4 ≥2 ≤0.8
STTL
5 ≥2.7 ≤0.5 ≥2 ≤0.8
三、 调试前的准备
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1. 三态门输出高阻状态时，（）是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有（）。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有（）。
A.TSL门B.OC门C. 漏极开路门D.CMOS与非门4．逻辑表达式Y=AB可以用（）实现。
A.正或门B.正非门C.正与门D.负或门5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。
A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地6．对于TTL与非门闲置输入端的处理，可以（）。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三极管作为开关使用时，要提高开关速度，可( )。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10．与CT4000系列相对应的国际通用标准型号为（）。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式（）。
F1F 2(a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F += 12．某TTL 反相器的主要参数为IIH ＝20μA ；IIL ＝1.4ｍA ；IOH ＝400μA ；水IOL ＝14ｍA ，带同样的门数（ ）。
数电习题解答_杨志忠_第三章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第三章 集成逻辑门电路练习题P112【题3.1】在图P3.1所示的电路中，发光二极管正常发光的电流范围是8mA ≤I D ≤12mA ，正向压降为2V ，TTL 与非门输出高电平U OH =3V ，输出高电平电流I OH =-300uA ，输出低电平U OL =0.3V ，输出低电平电流I OL =20mA 。
分别求出图P3.1（a ）和（b ）中电阻RL1和RL2的取值范围。
解题思路：选择限流电阻R 的原则是既保证发光二极管正常工作又要保证门的输出电流不超载。
解：（a ）、电路采用输出低电平驱动发光管；此时流过发光管的电流1CC D OL D L V V V I R −−=；根据发光管的工作条件：8mA ≤I D ≤12mA （最大电流小于门的最大输出电流I OL =20mA ），所以可以得到：1225337.5L R Ω≤≤Ω，门电路输出高电平时发光管熄灭电流为零。
（b ）、电路采用输出高电平驱动发光管；此时流过发光管的电流2CC D D OH L V V I I R −=+；根据发光管的工作条件：8mA ≤I D ≤12mA ，所以可以得到：2256.4389.6L R Ω≤≤Ω，同时门电路输出低电平时，门的最大灌入电流要小于I OL =20mA ，由此得到2 4.723520CC OL L OL V V V R I mA−≥==Ω，所以综上所述限流电阻应该为：2256.4389.6L R Ω≤≤Ω。
【3.2】、在图P3.2（a ）~（g ）所示的TTL 门电路中，已知开门电阻R ON =3K Ω，关门电阻R OFF =0.8K 。
试判断哪些门电路能正常工作？哪些门电路不能正常工作？并且写出能正常工作电路的输出逻辑函数表达式。
解题思路：了解各类门电路的逻辑功能，明白TTL 门的开门电阻R ON ≥3K Ω时相当于在输入端得到高电平“1”，关门电阻R OFF ≤0.8K Ω时相当于在输入端得到低电平“0”。
第三章逻辑门电路
4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。
5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，
它是74S系列的后继产品。
7．74ALS系列——为先进低 功耗肖特基系列，
t
50%
主要取决于存储时间ts， 5管门电路 tpd＝40ns
o tpHL tpLH
t
4、功耗
静态功耗：当电路的输出没有状态转换时的 功耗。 例如：便携计算机、手机和PDA等。 动态功耗：CMOS电路在输出发生状态转换时的 功耗。
5、延时——功耗积
Dp tpdPD
tpd=(tPLH+tPHL)/2用平均传输延迟时间， tPLH---由低电平转换到高电平所花的时间.
SN (1)
74 (2)
S (3)
195 (4)
J 封装的4位并行移位寄存器 (5)
司制造的采用陶瓷双列直插
封装形式 J：陶瓷双列直插封装 器件种类：4位并行移位寄存器 器件系列：肖特基74TTL电路系列 产品系列 74系列 制造厂商 SN：美国TEXAS公司制造
TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。
输入电压在3.5V~5.0V范围对应高电平逻辑1 输入电压在0~1.5V范围对应低电平逻辑0
输入低电平上限VIL、输入高电平下限VIH、 输出低电平上限VOL、输出高电平下限VOH、
2.噪声容限
1
VOH(min) VNH VIH(min) VIL(max) VNL
1
在保证输出高、低电平基本不变 的条件下，输入电平的允许波动 范围称为输入端噪声容限。
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数电第三章讲解
起低阻通道，形成较大的 脉冲电流。 不仅增加了CMOS电路的 功耗，而且也成为CMOS 电路的内部干扰源。
22
3. CMOS反相器的输入特性
由于信号从栅极输入， 输入电阻很大，又有一个小的寄生电容， 如果输入端没有保护电路， 输入端可能被静电感应充电至高压， 造成绝缘栅击穿，使器件永久损坏。 为避免造成栅极击穿， 实际的CMOS集成电路的每一个输入端都设有输入保
第3章 集成逻辑门电路
3.1 概述
逻辑门电路(门电路): 用来实现基本逻辑关系的电子电路 集成逻辑门电路: 将若干个逻辑门电路集成在一块半导体材料基片上
1
集成逻辑门电路有两种类型器件：
（1）由三极管组成的双极型集成电路
例如：晶体管-晶体管逻辑电路 （简称TTL：Transistor-Transistor Logic）
和增强型NMOS驱动管（TN） 串联组成
11
TP的开启电压VGS(th)P < 0 TN的开启电压VGS(th)N > 0 电路正常工作的条件： VDD >∣VGS(th)P∣+ VGS(th)N，
且VGS(th)N =∣VGS(th)P∣， TN和TP具有相同的导通电阻
Ron和截止电阻Roff。
12
2．工作原理
当输入为低电平时： TN的VGSN = 0 v < VGS(th)N 管子截止。 TP的∣VGSP ∣= VDD 管子导通， 输出为高电平VOH vO =VOH≈VDD
13
当输入为高电平VDD时
TN的VGSN = VDD >VGS(th)N， 管子导通。 TP的VGSP = 0 v > VGS(th)P 负载管截止。 输出为低电平VOL， vO =VOL≈0 v。
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
数字电子技术基础-第3章课后习题答案
第3章集成逻辑门电路3-1 如图3-1a）～d）所示4个TTL门电路，A、B端输入的波形如图e）所示，试分别画出F1、F2、F3和F4的波形图。
A1A234a)b)c)d)F1F2F3F4BAe）图3-1 题3-1图解：从图3-1a）～d）可知，11F=，2F A B=+，3F A B=⊕，4F A B= ，输出波形图如图3-2所示。
F1F2F3F4AB图3-2题3-1输出波形图3-2 电路如图3-3a ）所示，输入A 、B 的电压波形如图3-3b ）所示，试画出各个门电路输出端的电压波形。
1A 23b)a)AB图3-3 题3-2图解：从图3-3a ）可知，1F AB =，2F A B =+，3F A B =⊕，输出波形如图3-4所示。
F 1F 2F 3AB图3-4 题3-2输出波形3-3在图3-5a ）所示的正逻辑与门和图b ）所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F 和A 、B 之间是什么逻辑关系。
b)a)图3-5 题3-3图解：（1）图3-5a ）负逻辑真值表如表3-1所示。
表3-1 与门负逻辑真值表F 与A 、B 之间相当于正逻辑的“或”操作。
（2）图3-5b ）负逻辑真值表如表3-2所示。
表3-2 或门负逻辑真值表F 与A 、B 之间相当于正逻辑的“与”操作。
3-4试说明能否将与非门、或非门和异或门当做反相器使用？如果可以，各输入端应如何连接？解：与非门、或非门和异或门经过处理以后均可以实现反相器功能。
1）与非门：将多余输入端接至高电平或与另一端并联； 2）或非门：将多余输入端接至低电平或与另一端并联；3） 异或门：将另一个输入端接高电平。
3-5为了实现图3-6所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
b)a)AB=A B=+A BC DABC D图3-6 题3-5图解：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b ）多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章 集 成 逻 辑 门
3.3 MOS集成逻辑门
PMOS： 早期产品 MOS集成 NMOS： 适合大规模集成电路，如存储器和微处理器 逻辑门 CMOS： 适合设计通用逻辑电路
第3章 集 成 逻 辑 门
3.3.1 CMOS反相器
1. 逻辑功能：逻辑非的功能
2. 优点：功耗低；速度快：抗干扰能力强；电源
输 出
与非门 状态
低电位UOL
开门 关门
截止 高电位UOH
TTL与非门具有较高的开关速度,带负载的能力强。
第3章 集 成 逻 辑 门
3.2.2 TTL与非门的特性与参数
1. 电压传输特性 一般产品规定
UOH≥2.4V UOL＜0.4V
UON≥2V UT=1.3V UOFF＜0.8V
噪声容限
UNL= UOFF- UOL UNH= UOH- UON
出。三态门还有第三种状态——高阻态HI-Z（HighImpedance State），这时输出端相当于悬空。 （1）逻辑功能
EN 0
EN=1
F AB
F 为高阻态
第3章 集 成 逻 辑 门
（2）三态与非门的真值表 （3）三态与非门的输入、输出波形
EN A
0 0 0 0 1 0 0 1 1 X
图3.2.3 TTL与非门的电压传输特性
第3章 集 成 逻 辑 门
2.输入特性
输入特性是指输入电流与输入电压之间的关系曲线
设Ii由信号源流入V1发射极时方向为正，反之为负。当 Ui＜UT时，Ii为负，即Ii流入信号源，对信号源形成灌电流
负载；当Ui ＞UT时, Ii为正，Ii流入TTL门，对信号源形成
通常，TTL门的tpd在3~40ns之间。
第3章 集 成 逻 辑 门
3.2.3 TTL集成电路系列
54系列（-550C～125 0C，电源允许的工作范围大），用于军品。 74系列（00C～70 0C，），用于民品。 1. 74S系列 74S系列又称肖特基系列。
图3.2.11 典型的肖特基TTL与非门电路
74AHC/AHCT系列、74VHC/VHCT系列和74LVC/LVCT系
列等。 广泛应用于超大规模、甚大规模集成电路
第3章 集 成 逻 辑 门
4. 输出特性 (1) 与非门处于开态时，输出低电平
图3.2.8 TTL与非门输出低电平的输出特性
V5饱和，形成灌电流，为了保证UOL≤0.35V，应使IL≤25mA
第3章 集 成 逻 辑 门
(2) 与非门处于关态时，输出高电平
V5截止，V3微饱和，V4导通，负载电流为拉电流，要 求负载电流IL≤14mA，允许的最小负载电阻RL约为170Ω。
只要有一个输入为低，输出便是低，所以起到了与门的作
用。
第3章 集 成 逻 辑 门
② 中间级。由V2、R2、R3组成，在V2的集电极与
发射极分别可以得到两个相位相反的电压，以满足输
出级的需要。 ③ 输出级。由 V3 、 V4 、 V5 和 R4 、 R5 组成，这种电 路形式称推拉式电路，它不仅输出阻抗低，带负载能 力强， 而且可以提高工作速度。
第3章 集 成 逻 辑 门
3.2.4 集电极开路门和三态门
一般TTL门在使用时应注意：
(1) 输出端不能直接和地线或电源线 (+5V) 相连。因为当
输出端与地短路时，会造成V3、V4管的电流过大而损坏；当 输出端与+5 V电源线短接时，V5管会因电流过大而损坏。 (2) 两个TTL门的输出端不能直接并接在一起。例如在图 3.2.13 所示电路中，当两个门并接时，若一个门输出为高电
B 0 1 0 1 X
F 1 1 1 0
EN=1时，F为高阻态，用悬浮电平表示。
z
第3章 集 成 逻 辑 门
三态门有两种控制模式：一种是控制端EN为低电 平时三态门工作，如图3.2.20(a)所示；另一种是控制端 EN为高电平时三态门工作，如图3.2.20(b)所示。
符号中的倒三角“▽”记号表示逻辑门是三态输出，EN为使 能控制端，EN输入端有小圆圈表示低电平有效（若没有小圆圈, 则表示高电平有效）。
可在3～18V范围内工作，反相器输出电压摆幅大，
UoH=UDD,UoL=0V
第3章 集 成 逻 辑 门
3.3.2 CMOS逻辑门
在 CMOS 反相器的基础上可以构成各种 CMOS 逻辑门。
CMOS与非门
CMOS或非门
F AB
F A B
第3章 集 成 逻 辑 门
3.3.3
CMOS传输门
传输门（TG,TransmissionGate）可作为基本单元电路
0.3V
0.4V
V1深饱和，V2截止，V3、V4导通、V5截止，输出高电平。
UO UC 2 Ube3 Ube 4 3.6V
第3章 集 成 逻 辑 门
输出和输入间满足与非逻辑
F A B C
表 3-1 TTL与非门各级工作状态
输 入 全部为高电位 至少有一个为低电位 V1 倒置工作 深饱和 V2 饱和 截止 V3 导通 微饱和 V4 截止 导通 V5 饱和
第3章 集 成 逻 辑 门
1. 输入全部为高电位(3.6 V)
1V 2.1V 0.3V 3.6V 1.4V 0.7V V1是处于倒置放大状态，V2饱和，V3导通，V4截止、 V5饱和，输出低电平
UO 0.3V
第3章 集 成 逻 辑 门
2. 输入端至少有一个为低电位(0.3 V)
5V 1V 3.6V
第3章 集 成 逻 辑 门
驱动发光二极管
实现逻辑电平转换 将上拉电阻接到 CMOS 的电源，可将 TTL 电路的电平
转换为CMOS电路的电平。
第3章 集 成 逻 辑 门
2. 三态门 三态（Three-State）门简称TS门。普通TTL门的输出
只有两种状态——逻辑0和逻辑1，这两种状态都是低阻输
NOL，TTL系列的典型值为10。
第3章 集 成 逻 辑 门
6. 平均延迟时间tpd 衡量门电路速度的重要指标，表示输出信号滞后于输入 信号的时间。 导通延迟时间tPHL：输出电压由高电平跳变为低电平的时间 截止延迟时间tPLH：输出电压由低电平跳变为高电平的时间
1 tpd (tPHL tPLH ) 2
表 3.2.2 参数名称
传输延迟时间 门功耗
TTL 主要子系列部分参数对比 74S 3 19 57 10 74LS 9.5 2 19 20 74AS 1.5 10 15 40 74ALS 4 1.2 4.8 20 74F 3 4 12 20
74
t pd /ns
10 10 100 10
PD/ mW
延迟-功耗积 DP/pJ 扇出系数 N
第3章 集 成 逻 辑 门
2. 74LS系列（又称低功耗肖特基系列） 通常用功耗和传输延迟时间的乘积 (简称功耗 —延迟积或 pd积)来评价门电路性能的优劣。功耗—延迟积越小，门电 路的综合性能就越好。
第3章 集 成 逻 辑 门
3. 74AS、74ALS、74F系列（又称先进肖特基系列、先进低 功耗肖特基系列） 都是为了进一步缩短延迟时间或降低功耗而设计的改进系列。 74ALS的延迟-功耗积是TTL电路所有系列中最小的一种。
第3章 集 成 逻 辑 门
OC门的输出端可以直接并接
实现“线与”的逻辑功能图
F AB CD AB CD
只要有一个门的输出为低电平，则F输出为低；所有门 的输出为高电平，F输出才为高
第3章 集 成 逻 辑 门
外接上拉电阻RL满足：
U CC U OLmax U CC U OH min RL IOL max mI iS nI OH kI iH
第3章 集 成 逻 辑 门
(1) 输入级：由V1和电阻R1组成，相当一个与门。
设二极管V1~V4 的正向管压降为0.7 V，当输入信号A、 B 、 C 中有一个或一个以上为低电平 (0.3V) 时， Ub1=1V ， Uc=0.3V ；当 A 、 B 、 C 全部为高电平 (3.6V) 时， Ub1=4.3V ， Uc=3.6V。可见，仅当所有输入都为高时，输出才为高，
平，另一个门输出为低电平，则会有一个很大的电流从截止
门的V4管流到导通门的V5管。这个电流会使导通门的输出低 电平抬高，违反逻辑电平的规定。
第3章 集 成 逻 辑 门
1. 集电极开路门
集电极开路门又称OC(OpenCollector)门，V5集电极 开路,使用时需要外接电阻RL，图(b)和(c)分别为OC门的 特定外形符号和矩形轮廓符号，符号中的菱形记号表示 OC输出结构的逻辑门。
第3章 集 成 逻 辑 门
与TTL电路相比,CMOS电路具有以下优点： (1) 静态功耗低 有利于提高集成度。 (2) 抗干扰能力强 低电平噪声容限和高电平噪声容限近似相等, 约为0.45UDD， 为了提高CMOS门电路的抗干扰能力，可适当提高UDD。这在 TTL电路中办不到。 （3）电源电压工作范围宽，电源利用率高
构成各种逻辑电路，用于传输数字信号，也可传输模拟信 号，又称模拟开关。 1. C加0V， C 加UDD, 截止 2. C加UDD ， C 加0, 导通 3. 输入和输出端互易使用 4.可做模拟开关。C=1时，开关接通，当C=0时，开关断开
第3章 集 成 逻 辑 门
3.3.4 CMOS集成电路系列 CMOS集成电路产品有4000系列、74HC/HCT系列、
BJT相当于受vI控制的电子开关。
第3章 集 成 逻 辑 门
PN节导通压降0.7V，三极管饱和压降0.3V，深度饱和 时管压降0.1V UIL=0.3V， UIH=3.6V
第3章 集 成 逻 辑 门
3.2 TTL集成逻辑门