第4-5章--触发器-时序逻辑电路习题答案...
时序逻辑电路习题与答案
第12章时序逻辑电路自测题一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。
2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。
3．用来累计和寄存输入脉冲个数的电路称为。
4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。
、5．、寄存器的作用是用于、、数码指令等信息。
6．按计数过程中数值的增减来分，可将计数器分为为、和三种。
二、选择题1．如题图12.1所示电路为某寄存器的一位，该寄存器为。
A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。
2．下列电路不属于时序逻辑电路的是。
A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。
3．下列逻辑电路不具有记忆功能的是。
A、译码器；B、RS触发器；C、寄存器；D、计数器。
4．时序逻辑电路特点中，下列叙述正确的是。
A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。
5．具有记忆功能的逻辑电路是。
A、加法器；B、显示器；C、译码器；D、计数器。
6．数码寄存器采用的输入输出方式为。
A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。
三、判断下面说法是否正确，用“√"或“×"表示在括号1．寄存器具有存储数码和信号的功能。
( )2．构成计数电路的器件必须有记忆能力。
( )3．移位寄存器只能串行输出。
( )4．移位寄存器就是数码寄存器，它们没有区别。
( )5．同步时序电路的工作速度高于异步时序电路。
( )6．移位寄存器有接收、暂存、清除和数码移位等作用。
（）思考与练习题时序逻辑电路的特点是什么?时序逻辑电路与组合电路有何区别?在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。
《电子技术基础》第4至7章试题及答案
《电子技术基础》（中职电工类第5版）第4至7章试题及答案一．填空题：1.将交流电变换成直流的过程叫整流。
2.在单相桥式整流电路中，如果负载电流是20A,则流过每只晶体二极管的电流是10 A。
3.在输出电压平均值相等的情况下，三相半波整流电路中二极管承受的最高反向电压是三相桥式整流电路的2倍.4.整流二极管的冷却方式有自冷、风冷和水冷三种。
5.检查硅整流堆正反向电阻时，对于高压硅堆应用兆欧表。
6.三端可调输出稳压器的三端是指输入、输出和调整三端。
7.三端固定输出稳压器CW7812型号中的12表示为+12 V。
8.并联型稳压电路是直接利用稳压管电流的变化，并通过限流电阻的调压作用，达到稳压的目的。
9.用“1”表示低电平，“0”表示高电平，称为负逻辑。
10.由与、或、非三种基本门电路可以组合成复合门电路。
11.集电极开路门的英文编写为OC 门.12. TTL门电路输出端不允许直接接电源或接地。
13. CMOS 集成电路的多余输人端不能悬空_。
14.为有良好的静电屏蔽，CMOS集成电路应存在密闭容器中。
15.十进制数有16个数码，基数为16 。
16.将十进制数175转换成二进制数为（10101111）217.在数字电路中，逻辑变量的值只有 2 个。
18.四位二进制编码器有十个输入端2个输出端。
19. BCD码编码器能将二进制数码编成十进制代码。
20. 优先编码器当多个信号同时输入时，只对优先级别最高位的一个进行编码。
21. 8线-3线优先编码74LS148,有 8 个输入端，3个输出端。
22. 触发器有 2 个稳定状态。
23. JK触发器的逻辑功能为置1，置0，保持和翻转。
24. JK触发器中，若J=1 ，K= 1 则实现计数功能。
25.计数器还可以用来统计，定时、分频或者进行数字运算等。
26.计数器按计数趋势不同可分为加法、减法和可逆计数器。
27.模数转换器通常要经过采样、保持、量化和编码四步完成。
28.晶闸管的电流参数有通态平均电流和维持电流等。
(完整版)触发器时序逻辑电路习题答案
第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。
SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。
Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。
假定各触发器的初始状态均为Q =0。
1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。
（1）试画出图（a ）中的Q 1、Q 2和F 的波形。
（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。
时序逻辑电路练习题及答案
第五章时序逻辑电路练习题及答案［］分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图［解］驱动方程：丿广心=2, 状态方程：Q；J00" +型0 =型㊉G：厶=©=©, er = +Q-Q"=0 ㊉er ；、=Q、QJ 电Q；Q：l人=G0，K输出方程：Y = Q^由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。
电路可以自启动。
表[]试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A为输入逻辑变量。
>C1il1D|y >ci p-1CP1Q2 图[解] _驱动方程：D] = AQ2, D2 = AQ.Q 2状态方程：ft"1 = , 0广=4議=4（0；'+0"）由状态方程可得状态转换表，如表所示；由状态转换表町得状态转换图，如图所示。
电路的逻辑功能是:判断A是否连续输入四个和四个以上“1” 信号，是则Y=l,否则Y=0。
Q2Q1 A/Y 佗0Y0 0 00 10 0 0 1 1 00 0 1 0 1 100 1 10 011 0 0 1 11 1 1 1 1 00 1 1 00 10 1 0 10 00[] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。
r-0Q1 TF1^=>C1 IK O->C11KCP ［解］J严殛3, K严1；J2=Q lt K严玆;=巫・g ；er1 = ae2+me2;丿3 = Q1Q29位=Q2 Qr=Q.QA^QAY= O2O3电路的状态转换图如图所示，电路能够自启动。
Q3Q2Q1 /Y表[] 分析图给岀的时序电路，画岀电路的状态转换图，检查电路能否自启动，说明电 路实现的功能。
A 为输入变量。
第4章 集触发器学习指导
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
集成电子技术习题及解析-第二篇第4章
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
数电-带答案
第一章 逻辑代数基础 例题1.与(10000111)BCD 相等的十进制数是87， 二进制数是1010111 十六进制数是57，2.AB+CD=0（约束项）求 的最简与或表达式。
解：D C A C B A Z +=，见图1-1， 得3.若F(A,B,C,D)=∑m(0,1,2,3,4,7,15）的函数可化简为： 则可能存在的约束项为（ 3 ）。
见图1-21．逻辑函数式Y A B C D =++（）的反演式为 D C B A + 2. 在下列不同进制的数中，数值最大的数是（ D ）1051A.（） .101010B 2（） 163E C.（） D.（01011001）8421BCD 码 3、用卡诺图化简下式为最简与或式。
D C B A ++ Y(A,B,C,D)= ∑m(0,2,4,5,6,8,9)+ ∑d(10,11,12,13,14,15) 4.已知F ABC CD =+选出下列可以肯定使F=0的情况（ D )A. A=0，BC=1B. B=C=1C. D=0，C=1D. BC=1，D=1 5、是8421BCD 码的是（ B ）。
A 、1010 B C 、1100 D 、11016、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ B ）。
A 、5B 、6C 、8D 、437、逻辑函数F(A,B,C) = AB+B C+C A 的最小项标准式为（ D ）。
A 、F(A,B,C)=∑m(0,2,4)B 、F(A,B,C)=∑m(1,5,6,7)C 、F(A,B,C)=∑m (0,2,3,4)D 、F(A,B,C)=∑m(3,4,6,7)Z A BC A B AC D =++Z Z AC AC =+()B C D C D ++1..2..3..4..AC A DA C AB A D A B A B B C++++8、用代数法化简下式为最简与或式。
A+CC B BC C B A BCD A A F ++++=判断题1.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章 触发器
4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q 端波形，设初态Q =0。
S
R
CP
图4.27 题4.3图
解：图4.5电路为同步RS 触发器，分析作图如下：
S R
Q
4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。
Q 1
1
CP
Q 3
CP
CP
Q 2
Q 6
Q 4
Q 5
CP
图4.28 题4.5图
解：
Q Q n
n 111=+ Q Q n n 212=+ Q Q n
n 313=+
Q Q n n 414=+ Q Q n n 515=+ Q Q n
n 616=+
Q 1CP Q 2Q 3Q 4Q 5Q
6
4.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。
假定各触发器的初始状态均为Q =0。
1
A B
CP
＞1D C1
=1
A
B
Q 1
Q 2
Q 2
(a)
B
A
(b)
图4.29 题4.6图
解：由图可见：
Q B A AB Q n n 111)(++=+ B A Q n ⊕=+1
2
B
A Q 2
Q 1
4.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。
（1）试画出图（a ）中的Q 1、Q 2和F 的波形。
（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
Y
（b ）
（c ）
CP
Q 1
Q 2
（a ）
图4.30 题4.7图
解： （a ）
Q Q
n
n 211
=+ Q Q
n
n 1
12=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效 CP
Q 1Q 2F
（b ）
Q Q Q n n n 4313=+ Q Q Q n
n n 4314=+ Q Q Y n n 43=
CP 3= CP 上降沿触发 CP 4= CP 下降沿触发
CP
Q 3Q 4
Y
4.8 电路如图4.31所示，设各触发器的初始状态均为0。
已知CP 和A 的波形，试分别画出Q 1、Q 2的波形。
Q 2
A 1
A
CP
图4.31 题4.8图
解：由图可见
Q Q n n 1
11=+
Q Q A Q n n n 2112⊕⊕=+
A
CP
Q 1
Q 2
4.9 电路如图4.32所示，设各触发器的初始状态均为0。
已知CP 1、CP 2的波形如图示，试分别画出Q 1、Q 2的波形。
CP
1
CP 2
CP 1
CP 2
图4.32 题4.9图
解：
111=+Q n 11
2=+Q n Q R D 21= Q R D 12=
CP 1
CP 2
Q 1Q 2
第5章 时序逻辑电路
5.1 分析图5.39时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发器的初始状态为0，画出电路的状态转换图，说明电路能否自启动。
CP
图5.39 题5.1图
解： 驱动方程：J 0=K 0=1, J 1=K 1=Q 0, J 2=K 2=Q 0Q 1
状态方程：Q Q n
n 01
0=+，Q Q Q Q Q n n n n n 10101
1
+=+，Q Q Q Q Q Q Q n n n n n n n 21021012+=+
状态转换图：
110111101
Q 2Q 100
功能：同步三位二进制加法计数器，可自启动 。
5.5 用JK 触发器和门电路设计满足图5.43所示要求的两相脉冲发生电路。
图5.43 题5.5图
解: 分析所给波形，可分为4个状态，00、01、11、01、00，由于有2个状态相同但次态不同，在实现途径上采用设计一个4进制计数器，再通过译码实现。
计数器采用同步二进制加法计数器，其状态方程如下：
Q Q n n 010=+ Q Q Q Q Q n n n 101011+=+
采用JK 触发器，把上述状态方程与其特性方程比较系数，可见J 0=K 0=1，J 1=K 1= Q 0，设计电路如下：
Y 0
1
分析图示电路，可得其工作波形如下所示，可见满足题目要求。
CP Q 0Q 1
Y 0Y 1
5.6 试用双向移位寄存器74194构成6位扭环计数器。
解：作状态转换图如下：
用74194实现，首先扩展成8位移位寄存器；其次反馈形成扭环形计数器；解决启动的方法可采用清零或者置数法。
此处采用清零法。
5.7 由74290构成的计数器如图5.44所示，分析它们各为几进制计数器。
图5.44 题5.7图
解：CP1=CP, S91= S92=0，R01= R02= Q3。
电路的基本连接形式是5进制计数器，采用反馈清零法形成4进制计数器。
其状态转换图如下：
CP1=CP, S91= S92=0，R01= Q1 ，R02= Q2。
电路的基本连接形式是5进制计数器，采用反馈清零法形成3进制计数器。
其状态转换图如下：
CP0=CP, CP1= Q0，S91= S92=0，R01=R02= Q3。
电路的基本连接形式是10进制计数器，采用反馈清零法形成8进制计数器。
其状态转换图如下：
CP0=CP, CP1= Q0，S91= S92=0，R01= Q0，R02= Q3。
电路的基本连接形式是10进制计数器，采用反馈清零法形成9进制计数器。
其状态转换图如下：
5.8 试画出图5.45所示电路的完整状态换图。
图5.45 题5.8图
解：EP=ET= 1，RD=1，LD= Q2，DCBA= Q3100。
电路采用反馈置数法，且2次所置的数不同。
采用反馈置数法形成10进制计数器。
其状态转换图如下：
试用74161设计一个计数器，其计数状态为0111～1111。
解: 作状态转换图，并作电路图如下:
5.10 试分析图5.46所示电路，画出它的状态图，说明它是几进制计数器。
图5.46 题5.10图
解: 分析图示电路，可见采用反馈清零法实现10进制计数器，其状态转换图如下:
5.11 试用74160构成二十四进制计数器，要求采用两种不同的方法。
解：74160为同步10进制加法计数器，功能表及管脚与74161相同。
实现24进制计数器的途径是：先用2片74160扩展为100进制计数器，然后采用反馈清零法或者反馈置数法实现24进制计数器。
反馈清零法：LD=1，
反馈置数法：RD=1，DCBA=0000
讨论：也可用74160分别实现4进制和6进制计数器，然后级联；或者分别实现3进制和8进制计数器，然后级联。
5.12 试设计一个能产生011100111001110的序列脉冲发生器。
解：采用计数器＋数据选择器的实现途径。
按题意应有一个15进制计数器和一个16选1数据选择器。
计数器采用74161通过反馈置数法实现，数据选择器采用2片74151扩展构成。
电路图如下：
5.13 设计一个灯光控制逻辑电路。
要求红、绿、黄三种颜色的灯在时钟信号作用下按表5.14规定的顺序转换状态。
表中的1表示灯“亮”，0表示灯“灭”。
解：分析题目要求，方案一可用8进制计数器和3个数据选择器实现；方案二用计数器和门电路实现。
此处采用方案二设计电路如下。
5.14 试用JK触发器和与非门设计一个11进制加计数器。
解：作状态转换表如下：
K0=1
5.15 试用JK触发器（具有异步清零功能）和门电路采用反馈清零法设计一个9进制计数器。
解：依据题意，先用4个JK触发器组成4位二进制计数器，然后利用反馈清零法实现9进制计数器。
上述电路存在的问题是：如果FF0或者FF3先清零，则RD端的清零信号消失，FF1、FF2可能达不到清零的目的。
改进的电路如下图所示，电路中利用了基本RS触发器的记忆功能。