数字电路-触发器
数字电路实验报告触发器
一、实验目的1. 理解触发器的概念、原理和功能。
2. 掌握触发器的分类、结构和逻辑功能。
3. 通过实验，验证触发器的逻辑功能，加深对触发器原理的理解。
二、实验原理触发器是一种具有记忆功能的电路，可以存储1个二进制位的信息。
它有两个稳定的状态：SET（置位）和RESET（复位）。
触发器的基本结构是RS触发器，由两个与非门组成，其逻辑功能可用真值表表示。
触发器按触发方式可分为同步触发器和异步触发器；按逻辑功能可分为RS触发器、D触发器、JK触发器和T触发器等。
三、实验仪器与材料1. 74LS74双D触发器芯片2. 74LS02四2输入与非门芯片3. 74LS00四2输入或非门芯片4. 74LS20四2输入或门芯片5. 74LS32四2输入与门芯片6. 74LS86四2输入异或门芯片7. 74LS125八缓冲器芯片8. 74LS126八缓冲器芯片9. 电源10. 示波器11. 信号发生器12. 逻辑笔四、实验内容1. RS触发器实验（1）搭建RS触发器电路：将74LS74芯片的Q1端与Q2端连接，Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察RS触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端S和R的值。
（3）分析RS触发器逻辑功能：根据真值表分析RS触发器的逻辑功能，得出结论。
2. D触发器实验（1）搭建D触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察D触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端D的值。
（3）分析D触发器逻辑功能：根据真值表分析D触发器的逻辑功能，得出结论。
3. JK触发器实验（1）搭建JK触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
数字电路--触发器原理
2、CP＝1时跟随，下降沿到来时才锁存， 锁存的内容是CP下降沿瞬间D的值。
D (b) CP 符号
(二)工作原理：
(a)
将S=D、R=D代入同步SR触发器的特性方程，得D锁存器的特性方程：
Q* S RQ = D+ DQ = D
CP=1期间有效
第五章
• §5.1 概述
• §5.2 SR 锁存器ne NhomakorabeatQ
0
1
Q
S
R
Q 0
1
& &
0
S
1
0
R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成0状态，这种情况称将锁存器置0或复位。 R端称为置0端或复位端。
ok
Q
1
0
Q
S 1
R 0
Q 0 1
&
&
0
1
S
0
1
R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成1状态，这种情况称将锁存器置1或置位。
Q* Q
Q* 0
保持 置0 置1
特 性 表
0 0 1 1 1 1
Q* 1
Q* Q
翻转
主要特点
①主从JK触发器采用主从控制结构，从根本上解决了输入信号直 接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来 时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。
二、触发器的两个基本特点： 1.具有两个稳定状态—0状态和1状态 2.能够接收、保存和输出信号
数字电路触发器
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下， 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时Ｋ接Ｒ端，基本原 理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2
[全]数字电路--D触发器
![[全]数字电路--D触发器](https://img.taocdn.com/s3/m/229f4a7add3383c4ba4cd2d7.png)
数字电路--D触发器
2．维持阻塞D触发器
工作原理：
1）CP = 0时，G3、G4被封锁，触发器维持原态不变。
2）CP的上升沿到来时：
①D = 0，则Q5 = 1，Q6= 0，Q3 = 0，Q4 = 1，触发器置“0”，Q = 0，
Q 非= 1；G3输出端到G5输入端的连线叫做“置0维持线”。
②D =1，则Q5 = 0，Q3 = 1，Q6= 1，Q4= 0，触发器置“1”，Q = 1，Q 非= 0；G4输出端到G6输入端的连线叫做“置1维持线”。
维持阻塞触发器不会有空翻现象
维持阻塞D触发器就是D触发器。
由于是上升沿触发，又称为边沿D触发器。
五、T触发器（受控翻转型触发器）
4．测试电路
（1）对照测试线路图和装配图进行检查，仔细检查电路中各电路是否安装正确，导线、焊点是否符合要求，检查有极性器件是否安装并连接正确。
（2）用万用表R×1挡测电源与地之间的电阻。
发现短路，应先检查，排除短路点。
（3）检查无误后，按集成电路标记口的方向插上集成电路，方可通电测试。
数字电路的基本逻辑单元
数字电路的基本逻辑单元数字电路的基本逻辑单元是构建各种复杂数字系统的基础。
以下是一些基本的逻辑单元：1.逻辑门（AND,OR,NOT等）逻辑门是基本的逻辑运算单元，用于实现逻辑函数。
其中，AND 门、OR门和NOT门是最基本的逻辑门。
这些逻辑门可以组合起来实现复杂的逻辑函数。
2.触发器（Flip-Flop）触发器是数字电路中最基本的存储单元，它有两个稳定状态，可以用于存储二进制数据。
触发器通常用于构建计数器、移位器等电路。
3.寄存器（Register）寄存器是一种用于存储数据的电路，它可以用于临时存储数据或者作为计数器使用。
寄存器通常由一组触发器组成，每个触发器存储一位二进制数据。
4.译码器（Decoder）译码器是一种将高位数据转换为低位数据的电路。
它可以将一个n位二进制数转换成一个2^n个输出端的电路，每个输出端对应一个二进制数。
5.编码器（Encoder）编码器是一种将低位数据转换为高位数据的电路。
它将一个n位二进制数编码为一个m位的输出信号，其中m>n。
编码器的输出信号可以用于控制开关、显示等装置。
6.多路复用器（Multiplexer）多路复用器是一种将多个输入信号组合成一个输出信号的电路。
它可以通过选择不同的输入信号来获得所需的输出信号。
多路复用器通常用于实现数据选择器、数据分配器等电路。
7.多路解复用器（Demultiplexer）多路解复用器是一种将一个输入信号分解成多个输出信号的电路。
它将一个输入信号分成多个输出信号，每个输出信号对应一个数据通道。
多路解复用器通常用于实现数据分配器、数据选择器等电路。
8.比较器（Comparator）比较器是一种用于比较两个输入信号大小的电路。
如果两个输入信号相等，则比较器的输出为高电平；否则，输出为低电平。
比较器通常用于在排序算法或查找算法中比较数值。
9.算术逻辑单元（ALU）算术逻辑单元是一种进行算术运算和逻辑运算的电路。
它可以执行加减乘除等基本算术运算，以及与、或、非等基本逻辑运算。
数字电路触发器
时序测试
检查触发器在时钟信号的驱动下是否 能够准时地翻转状态，并确保建立时 间和保持时间满足设计要求。
鲁棒性测试
模拟各种异常情况，如电源电压波动、 时钟信号抖动等，以检验触发器的鲁 棒性和稳定性。
触发器的测试实例
JK触发器测试
通过设置不同的J和K输入信号， 观察触发器的输出状态，验证其 功能正确性。
平时，输出状态保持不变。
T触发器和T'触发器
总结词
T触发器和T'触发器是特殊类型的触发器，具有时钟控制的功能。
详细描述
T触发器和T'触发器只有一个输入端T和一个输出端Q。在时钟信号的上升沿时，T触发器的输出状态会 翻转；在时钟信号的下降沿时，T'触发器的输出状态会翻转。如果T为高电平，则T触发器的输出状态 会一直保持高电平；如果T为低电平，则T'触发器的输出状态会一直保持低电平。
D触发器
总结词
D触发器是一种边沿触发的触发器，只在时钟信号的上升沿或下降沿时触发。
详细描述
D触发器只有一个输入端D和两个输出端Q和Q'。在时钟信号的上升沿或下降沿时，D触发器的输出状态会根据输 入端D的状态而改变。如果D为高电平，则Q为高电平，Q'为低电平；如果D为低电平，则Q为低电平，Q'为高电 平。
02
存储功能
触发器能够存储二进制信息，并 在时钟信号的下一个边缘再次翻来自转。04输入特性
触发器有两个输入端，分别用于 接收数据输入和控制信号。
触发器的参数
01
建立时间
触发器在时钟信号的边缘之前需要 接收数据的时间。
传播延迟
从时钟信号的边缘到触发器输出稳 定状态所需的时间。
03
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
见讲义 P220~240
4-3-4 边沿型触发器
4-3-5 触发器逻辑功能的转换
4-3-6 施密特触发器
4-3-7 单稳态触发器
4-3-1 概述
触发器： 分单稳态触发器与双稳态触发器，
有一个稳定状态和一
个暂时状态。电路只有 一个输出端，在没有触 发信号时，电路的输出 状态固定在高电平或低 电平，当有触发信号 时，电路的输出从稳态 翻转到暂态，维持一段 时间后自动返回稳态。
（三）状态转换图与特征方程
（１）状态转换图
真值表
KJ
00 10 01 11
Qn+1
Qn 0 1 Q
状态转换真值表
Qn Qn+1 J
K
0000
1100
0001
1001
0110
1110
0111
1011
J=1 K=
J=0 K=
0
1
J= K=0
状态 0 J= K=1 状态 1
状态转换图
（２）特征方程
RS
Qn+1
0
0
Qn
011
100 11Ф
（3）特征方程
Q n 1
S
RQ n
SR 0
约束条件不 能同时为1。
（4）时钟控制R-S触发器逻辑功能波形图
假设CP=1时，控制输入不改变。 对脉冲宽度的要求严格：例如，构成移位寄存器时， 脉宽大于三个、小于四个“与非”门的平均延迟时间。
4-3-3 主从触发器
状态转换真值表
Qn Qn+1 J
K
0000
1100
0001
1001
0110
1110
0111
1011
卡诺图中对 应格中填入1
Qn1 JQn KQn
（四）J-K触发器对激励信号的要求 J-K触发器的工作波形
三、触发器分类：
按触发方式分：电位触发方式、主从触发方式及边沿触发方式。
按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器。
4-3-2 R-S触发器
一、电路图与逻辑符号
（1）逻辑符号 （2）由两个“与非”门构成的R-S触发器电路图
RD，SD：输入 ；Q， Q ：输出 两个稳定状态： RD=1，SD=1，Q=1： Q =0
RD=1，SD=1，Q=0： Q =1
1
0
0
1
RD、SD为1
1
输出不1 变
1
1
二、真值表
1
0
0
1
1
1
0
1
1
0
0
0
RD=0，SD=1：Q =1，Q=0 RD=1，SD=0：Q =0，Q=1 RD=0，SD=0：Q =Q=1，不稳定
RD=1，SD=1：Q 、Q（不变）
真值表 RD、SD同时变
RD
S为D 1时，Q输出Q不稳定。
0101
1010
0 0 不定（Ф）
11
不变
真值表
RD
SD
01
110 不定（Ф）
不变
RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示。） SD：置1或置位端（低电平置１） Q： 触发器原端或1端
Q ：触发器非端或0端
三、状态转换真值表及特征方程
真值状表态真转值换表真值表：输入信号
有两个稳定状态， 在触发信号的作用下, 从一种状态转换到另 一种状态，简称为触 发器 。
4-3-1 概述
一、触发器
能够存储一位二进制信息的基本单元。
二、触发器特点：
1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2.在适当输入信号作用下，可从一种状态翻转到另一种状态；
在输入信号取消后，能将获得的新状态保存下来。
第四章 基本数字电路
第三节 触发器
本节任务：
（1）触发器：是记忆元件 、有反馈 、输出与原来状态有关。
（2）触发器分类。 （3）触发器外部逻辑功能、触发方式。
本节重点：
通过学习触发器， 建立时序的概念， 为后续章节的学习打好基础。
第三节 触发器
4-3-1 概述
4-3-2 R-S触发器 4-3-3 主从触发器
一、主从触发器 钟控Ｒ-Ｓ触发器在CP＝１时，Ｒ、Ｓ变化引起输出多次改变。 主从触发器有：Ｒ－Ｓ主从触发器、记数型主从触发器、Ｔ
触发器及Ｊ－Ｋ主从触发器。
S
&
QM &
&
&
Q
& &
R
C
1
主触发器
& &
Q
从触发器
CP R S Qn+1主 0 × × Qn主 1 0 0 Qn主
1 01 1
1 10 0 1 1 1 1*
CP R S Qn+1 主
0 × × Qn 主
1
00
Qn 主
1 01 1
1 10 0 1 1 1 1*
Qn
RnSn
主
00
01
11
10
00 1×0
11 1×0
(Qn+1 主)
Q n1主 S R Q n 主 S R Q n RS 0
4-3-3 主从触发器
二、主从Ｊ－Ｋ触发器 （一）逻辑符号
或非门构成的RS触发器见P233
常见集成基本RS触发器的逻辑符号
型号 74279 4043 4044
功能 四与非结构RS触发器 四或非结构RS触发器 四与非结构RS触发器
说明 置位、复位信号低电平有效 置位、复位信号高电平有效 置位、复位信号低电平有效
R1
S1 Q1
Q
S1
R2 S2
Q2
R3 S3 Q3 S3
与R原D 态、SD次态之Q间的关Q 系。
0101 QQ101nn+1：：原新001状状态态((不或或1定现不次（态变态Ф))0）
卡诺图
状态转换真值表
RD
SD
Qn
Qn+1
0 0 0Ф
0 0 1Ф
0
1
0
0
0
1
1
0
1
0
0
1
1011
1100
1
1
1
1
特征方程
Q
n
1
SD
R DQn
R D SD 1
约束条件，不 能同时为零。
S=1，R=0：Qn+1=1
S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
控制输入端R、S通过 “非”门作用于 基本R-S触
发器。
（2）真值表
CP=1： S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
钟控R-S触发器真值表
Ｊ、Ｋ：输入 ＣＰ：时钟控制输入
ＲＤ、ＳＤ：异步置０、置１（不受ＣＰ限制）
Ｑ、Q ：输出
（二）逻辑功能
从触发器 主触发器
真值表
KJ
00 10 01 11
Qn+1
Qn 0 1 Q
Ｋ与Ｒ对应， Ｊ与Ｓ对应。
由两个钟控Ｒ－Ｓ触发器构成 CP=1: 主触发器接受激励信号并翻转稳定 CP=0：从触发器接受主触发器状态并翻转稳定
R4 S4
Q4
74279
EN
EN
R1 S1
1
Q
R1 S1
1
Q
R2 S2
2
R2 S2
2
R3 S3
3
R3 S3
3
R4 S4
4
R4 S4
4
4043
4044
四、钟控R-S触发器
增加一个控制端，在其控制下，触发器的状态随输入变化。
（1）电路图与逻辑符号 CP=0：状态不变
基本R-S触发器 输入端均为1。
CP=1 ：S=0，R=0：Qn+1=Qn