SI信号完整性分析术语
SI信号完整性分析术语
分类:硬件基础知识
1、什么是信号完整性（Singnal Integrity）？
信号完整性（Singnal Integrity）是指一个信号在电路中产生正确的相应的能力。信号具有良好的信号完整性（Singnal Integrity）是指当在需要的时候，具有所必须达到的电压电平数值。主要的信号完整性问题包括反射、振荡、地弹、串扰等。常见信号完整性问题及解决方法：
问题可能原因解决方法其他解决方法
过大的上冲终端阻抗不匹配终端端接使用上升时间缓慢的驱动源
直流电压电平不好线上负载过大以交流负载替换直流负载在接收端端接，重新布线或检查地平面
过大的串扰线间耦合过大使用上升时间缓慢的发送驱动器使用能提供更大驱动电流的驱动源时延太大传输线距离太长替换或重新布线, 检查串行端接头使用阻抗匹配的驱动源, 变更布线策略
振荡阻抗不匹配在发送端串接阻尼电阻
2、什么是串扰（crosstalk）？
串扰（crosstalk）是指在两个不同的电性能之间的相互作用。产生串扰（crosstalk）被称为Aggressor，而另一个收到干扰的被称为Victim。通常，一个网络既是Aggressor（入侵者），又是Victim（受害者）。振铃和地弹都属于信号完整性问题中单信号线的现象（伴有地平面回路），串扰则是由同一PCB板上的两条信号线与地平面引起的，故也称为三线系统。串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
3、什么是电磁兼容（EMI）？
电磁干扰（Ectromagnetioc Interference），或者电磁兼容性（EMI），是从一个传输线（transmission line）（例如电缆、导线或封装的管脚）得到的具有天线特性的结果。印制电路板、集成电路和许多电缆发射并影响电磁兼容性（EMI）的问题。FCC定义了对于一定的频率的最大发射的水平（例如应用于飞行控制器领域）。
4、在时域（time domain）和频域（frequency domain）之间又什么不同？
时域（time domain）是一个波形的示波器观察，它通常用于找出管脚到管脚的延时（delays）、偏移（skew）、过冲（overshoot）、下冲（undershoot）以及设置时间（setting times）。频域（frequency domain）是一个波形的频谱分析议的观察，它通常用于波形与频谱分析议的观察、它通常用于波形与FCC和其他EMI控制限制之间的比较。（有一个比喻，它就象收音机――你在时域（time domain）中听见，但是你要找到你喜欢的电台是在频域（frequency domain）内。）
5、什么是传输线（transmission line）？
传输线（transmission line）是一个网络（导线），并且它的电流返回的地和电源。电路板上的导线具有电阻、电容和电感等电气特性。在高频电路设计中，电路板线路上的电容和电感会使
导线等效于一条传输线。传输线是所有导体及其接地回路的总和。
6、什么是阻抗（impedance）？
阻抗（Impedance）是传输线（transmission line）上输入电压对输入电流地比率值（Z0＝V/I）。当一个源发出一个信号到线上，它将阻碍它驱动，直到2*TD时，源并没有看到它地改变，在这里TD时线的延时（delay）。
7、什么是反射（reflection）？
反射（reflection）就是在传输线（transmission line）上回波（echo）。信号功率（电压和电流）的一部分传输到线上并达到负载处，但是有一部分被反射（reflected）了。如果负载和线具有相同的（impedance），发射（Reflections）就不会发生了。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。
8、什么是过冲（overshoot）？
过冲（Overshoot）就是第一个峰值或谷值超过设定电压――对于上升沿是指最高电压而对于下降沿是指最低电压。下冲（Undershoot）是指下一个谷值或峰值。过分的过冲（overshoot）能够引起保护二级管工作，导致过早地失效。
9、什么是下冲（undershoot）（ringback）？
过冲（Overshoot）是第二个峰值或谷值超过设定电压――对于上升沿过度地谷值或对于下降沿太大地峰值。过分地下冲（undershoot）能够引起假的时钟或数据错误（误操作）。
10、什么是振荡（ringing）？
振荡（ringing）就是在反复出现过冲（overshoots）和下冲（undershoots）。信号的振铃（ringing）和环绕振荡（rounding）由线上过度的电感和电容引起，振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。
11、什么是设置时间（settling time）？
设置时间（settling time）就是对于一个振荡的信号稳定到指定的最终值所需的时间。
12、什么是管脚到管脚（pin－to－pin）的延时（delay）
管脚到管脚（pin－to－pin）的延时（delay）是指在驱动器状态的改变到接收器状态的改变之间的时间。这些改变通常发生在给定电压的50％，最小延时发生在当输出第一个越过给定的阀值（threshold），最大延时发生在当输出最后一个越过电压阀值（threshold），测量所有这些情况。
13、什么是偏差（skew）？
信号的偏移（skew）是对于同一个网络到达不同的接收器端之间的时间偏差。偏移（skew）还被用于在逻辑门上时钟和数据达到的时间偏差。
14、什么是斜率（slew rate）？
Slew rate就是边沿斜率（－个信号的电压有关的时间改变的比率）。I/O的技术规范（如PCI）
状态在两个电压之间，这就是斜率（slew rate），它是可以测量的。
15、什么是静态线（quiescent line）？
在当前的时钟周期内它不出现切换。另外也被称为“stuck－at”线或static线。串扰（crosstalk）能够引起一个静态线在时钟周期内出现切换。
16、什么是假时钟（false clocking）？
假时钟是指时钟越过阀值（threshold）无意识的改变了状态（有时在VIL或VIH之间）。通常由过分的下冲（undershoot）或串扰（crostalk）引起。
17、什么是IBIS？
IBIS 是描述一个输入/输出（I/O）的EIA/ANSI标准。它包括DC（V/I）特性曲线，也包括瞬态（transient）（V/T）特性曲线curves as tables of points。HyperLynx的网页（Web site）上有连接到IBIS的主页，另外还有许多供应商的IBIS模型网页。
18、什么是IC 的高低电平切换门限？
IC 的高低电平切换门限指的是信号从一个状态向另一个状态转换所需的电压值。当发生阻尼现象时，信号电平可能会超过IC 输入脚的切换门限，从而将IC 输入信号变为不确定状态，这会导致时钟出错或数据的错误接收。
19、什么是地电平面反弹噪声和回流噪声?
在电路中有大的电流涌动时会引起地平面反弹噪声（简称为地弹），如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。
由于地电平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V等。所以在多电压PCB设计中，地电平面的反弹噪声和回流噪声需要特别关心。
20、高频电路的定义
在数字电路中，是否是高频电路取决于信号的上升沿和下降沿，而不是信号的频率。
F＝1/（Tr*л），Tr为上升/下降延时时间，当F>100MH他（Tr<3.183ns）时就应该按照高频电路进行考虑，下列情况必须按照高频规则进行设计：
l 系统时钟超过50Hz
l 采用了上升/下降时间少于5ns的器件
l 数字/模拟混合电路
高频电路是取决于信号的上升沿和下降沿，而不是信号的频率，但是不是Tr>100MHz时才考虑高频规则进行设计，还要看传输介质而定。通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于
1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。
21、什么是长线
高速系统中的长线（Electrically Long Trace）定义
可以从频域和时域两个角度来定义：
1、频域定义
当线的物理长度和相应频率的波长具有可比性的时候（一般的说法是大于1/20波长），这样的trace就叫做Electrically Long Trace，或者transmission line（传输线）。
2、时域定义
当信号线的传输延迟（propagation delay）大于1/4信号上升时间（rise time）的时候，该信号线就应视为传输线。
22、什么是微带线和带状线
1.微带线
参考平面（reference plane）只有一个。有些朋友认为微带线就是位于PCB表层的传输线。这种看法不全面。设想一种情形：一个多层板的第一和第二层都是信号层，而第三层为地平面，那么在第一和第二层上的传输线都叫微带线。位于第二层的微带线也叫做掩埋式微带线（embedded microstrip）。微带线的阻抗与它的线宽、频率和它到参考平面的垂直距离有关。
2.带状线
位于两个参考平面之间，所以它有两个参考平面，阻抗的计算公式与微带线的也不一样。当然，带状线肯定是位于PCB的内层。
五款信号完整性仿真工具介绍
现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 (一)Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 Ansoft的信号完整性工具采用一个仿真可解决全部设计问题： SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。 (二)SPECCTRAQuest Cadence的工具采用Sun的电源层分析模块： Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在PCB详细设计前使用此工具，对互连线的不同情况进行仿真，把仿真结果存为拓扑结构模板，在后期详细设计中应用这些模板进行设计。 （2）DF/Signoise工具是信号仿真分析工具，可提供复杂的信号延时和信号畸变分析、IBIS 模型库的设置开发功能。SigNoise是SPECCTRAQUEST SI Expert和SQ Signal Explorer Expert进行分析仿真的仿真引擎，利用SigNoise可以进行反射、串扰、SSN、EMI、源同步及系统级的仿真。 （3）DF/EMC工具——EMC分析控制工具。 （4）DF/Thermax——热分析控制工具。 SPECCTRAQuest中的理想高速PCB设计流程： 由上所示，通过模型的验证、预布局布线的space分析、通过floorplan制定拓朴规则、由规
Altium Designer中进行信号完整性分析
在高速数字系统中，由于脉冲上升/下降时间通常在10到几百p秒，当受到诸如内连、传输时延和电源噪声等因素的影响，从而造成脉冲信号失真的现象； 在自然界中，存在着各种各样频率的微波和电磁干扰源，可能由于很小的差异导致高速系统设计的失败；在电子产品向高密和高速电路设计方向发展的今天，解决一系列信号完整性的问题，成为当前每一个电子设计者所必须面对的问题。业界通常会采用在PCB制板前期，通过信号完整性分析工具尽可能将设计风险降到最低，从而也大大促进了EDA设计工具的发展…… 信号完整性（Signal Integrity，简称SI）问题是指高速数字电路中，脉冲形状畸变而引发的信号失真问题，通常由传输线不阻抗匹配产生的问题。而影响阻抗匹配的因素包括信号源的架构、输出阻抗(output impedance)、走线的特性阻抗、负载端的特性、走线的拓朴(topology)架构等。解决的方式可以采用端接(termination)与调整走线拓朴的策略。 信号完整性问题通常不是由某个单一因素导致的，而是板级设计中多种因素共同作用的结果。信号完整性问题主要表现形式包括信号反射、信号振铃、地弹、串扰等； 1，Altium Designer信号完整性分析（机理、模型、功能） 在Altium Designer设计环境下，您既可以在原理图又可以在PCB编辑器内实现信号完整性分析，并且能以波形的方式在图形界面下给出反射和串扰的分析结果。 Altium Designer的信号完整性分析采用IC器件的IBIS模型，通过对版图内信号线路的阻抗计算，得到信号响应和失真等仿真数据来检查设计信号的可靠性。Altium Designer的信号完整性分析工具可以支持包括差分对信号在内的高速电路信号完整性分析功能。 Altium Designer仿真参数通过一个简单直观的对话框进行配置，通过使用集成的波形观察仪，实现图形显示仿真结果，而且波形观察仪可以同时显示多个仿真数据图像。并且可以直接在标绘的波形上进行测量，输出结果数据还可供进一步分析之用。 Altium Designer提供的集成器件库包含了大量的的器件IBIS模型，用户可以对器件添加器件的IBIS模型，也可以从外部导入与器件相关联的IBIS模型，选择从器件厂商那里得到的IBIS 模型。 Altium Designer的SI功能包含了布线前（即原理图设计阶段）及布线后（PCB版图设计阶段）两部分SI分析功能；采用成熟的传输线计算方法，以及I/O缓冲宏模型进行仿真。 基于快速反射和串扰模型，信号完整性分析器使用完全可靠的算法，从而能够产生出准确的仿真结果。布线前的阻抗特征计算和信号反射的信号完整性分析，用户可以在原理图环境下运行SI仿真功能，对电路潜在的信号完整性问题进行分析，如阻抗不匹配等因素。 更全面的信号完整性分析是在布线后PCB版图上完成的，它不仅能对传输线阻抗、信号反射和信号间串扰等多种设计中存在的信号完整性问题以图形的方式进行分析，而且还能利用规则检查发现信号完整性问题，同时，Altium Designer还提供一些有效的终端选项，来帮助您选择最好的解决方案。 2，分析设置需求 在PCB编辑环境下进行信号完整性分析。 为了得到精确的结果，在运行信号完整性分析之前需要完成以下步骤：
于博士信号完整性分析入门-初稿
于博士信号完整性分析入门 于争博士 https://www.360docs.net/doc/618692232.html, 整理:runnphoenix
什么是信号完整性? 如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整性。早一天遇到，对你来说是好事。 在过去的低速时代，电平跳变时信号上升时间较长，通常几个ns。器件间的互连线不至于影响电路的功能，没必要关心信号完整性问题。但在今天的高速时代，随着IC输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已经很常见了。因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。 广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。 信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片，现有设计也将处于临界状态或者停止工作。 下面谈谈几种常见的信号完整性问题。 反射： 图1显示了信号反射引起的波形畸变。看起来就像振铃，拿出你制作的电路板，测一测各种信号，比如时钟输出或是高速数据线输出，看看是不是存在这种波形。如果有，那么你该对信号完整性问题有个感性的认识了，对，这就是一种信号完整性问题。 很多硬件工程师都会在时钟输出信号上串接一个小电阻，至于为什么，他们中很多人都说不清楚，他们会说，很多成熟设计上都有，照着做的。或许你知道，可是确实很多人说不清这个小小电阻的作用，包括很多有了三四年经验的硬件工程师，很惊讶么?可这确实是事实，我碰到过很多。其实这个小电阻的作用就是为了解决信号反射问题。而且随着电阻的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。这个解决方法叫阻抗匹配，奥，对了，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的
于博士信号完整性分析入门(修改)
于博士信号完整性分析入门 于争 博士 https://www.360docs.net/doc/618692232.html, for more information,please refer to https://www.360docs.net/doc/618692232.html, 电设计网欢迎您
什么是信号完整性? 如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整性。早一天遇到，对你来说是好事。 在过去的低速时代，电平跳变时信号上升时间较长，通常几个ns。器件间的互连线不至于影响电路的功能，没必要关心信号完整性问题。但在今天的高速时代，随着IC输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已经很常见了。因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。 广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。 信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片，现有设计也将处于临界状态或者停止工作。 下面谈谈几种常见的信号完整性问题。 反射： 图1显示了信号反射引起的波形畸变。看起来就像振铃，拿出你制作的电路板，测一测各种信号，比如时钟输出或是高速数据线输出，看看是不是存在这种波形。如果有，那么你该对信号完整性问题有个感性的认识了，对，这就是一种信号完整性问题。 很多硬件工程师都会在时钟输出信号上串接一个小电阻，至于为什么，他们中很多人都说不清楚，他们会说，很多成熟设计上都有，照着做的。或许你知道，可是确实很多人说不清这个小小电阻的作用，包括很多有了三四年经验的硬件工程师，很惊讶么?可这确实是事实，我碰到过很多。其实这个小电阻的作用就是为了解决信号反射问题。而且随着电阻的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。这个解决方法叫阻抗匹配，奥，对了，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的
信号完整性分析基础系列之一——眼图测量
信号完整性分析基础系列之一 ——关于眼图测量（上） 汪进进美国力科公司深圳代表处 内容提要：本文将从作者习惯的无厘头漫话风格起篇，从四个方面介绍了眼图测量的相关知识：一、串行数据的背景知识; 二、眼图的基本概念; 三、眼图测量方法; 四、力科示波器在眼图测量方面的特点和优势。全分为上、下两篇。上篇包括一、二部分。下篇包括三、四部分。 您知道吗？眼图的历史可以追溯到大约47年前。在力科于2002年发明基 于连续比特位的方法来测量眼图之前，1962年-2002的40年间，眼图的测量是基 于采样示波器的传统方法。 您相信吗？在长期的培训和技术支持工作中，我们发现很少有工程师能完整地准确地理解眼图的测量原理。很多工程师们往往满足于各种标准权威机构提供的测量向导，Step by Step，满足于用“万能”的Sigtest软件测量出来的眼图给出的Pass or Fail结论。这种对于Sigtest的迷恋甚至使有些工程师忘记了眼图是 可以作为一项重要的调试工具的。 在我2004年来力科面试前，我也从来没有听说过眼图。那天面试时，老板反复强调力科在眼图测量方面的优势，但我不知所云。之后我Google“眼图”， 看到网络上有限的几篇文章，但仍不知所云。刚刚我再次Google“眼图”，仍然 没有找到哪怕一篇文章讲透了眼图测量。 网络上搜到的关于眼图的文字，出现频率最多的如下，表达得似乎非常地专业，但却在拒绝我们的阅读兴趣。 “在实际数字互连系统中，完全消除码间串扰是十分困难的，而码间串扰 对误码率的影响目前尚无法找到数学上便于处理的统计规律，还不能进行准确计算。为了衡量基带传输系统的性能优劣，在实验室中，通常用示波器观察接收信号波形的方法来分析码间串扰和噪声对系统性能的影响，这就是眼图分析法。 如果将输入波形输入示波器的Y轴，并且当示波器的水平扫描周期和码元 定时同步时，适当调整相位，使波形的中心对准取样时刻，在示波器上显示的图形很象人的眼睛，因此被称为眼图（Eye Map）。 二进制信号传输时的眼图只有一只“眼睛”，当传输三元码时，会显示两 只“眼睛”。眼图是由各段码元波形叠加而成的，眼图中央的垂直线表示最佳抽样时刻，位于两峰值中间的水平线是判决门限电平。 在无码间串扰和噪声的理想情况下，波形无失真，每个码元将重叠在一起，最终在示波器上看到的是迹线又细又清晰的“眼睛”，“眼”开启得最大。当有码
PCB设计与信号完整性仿真
本人技术屌丝一枚，从事PCB相关工作已达8年有余，现供职于世界闻名的首屈一指的芯片设计公司，从苦逼的板厂制板实习，到初入Pcblayout，再到各种仿真的实战，再到今天的销售工作，一步一步一路兢兢业业诚诚恳恳，有一些相关领悟和大家分享。买卖不成也可交流。 1.谈起硬件工作，是原理图，pcb，码农的结合体，如果你开始了苦逼的pcblayout工作，那么将是漫长的迷茫之路，日复一日年复一年，永远搞不完的布局，拉线。眼冒金星不是梦。最多你可以懂得各种模块的不同处理方式，各种高速信号的设计，但永远只能按照别人的意见进行，毫无乐趣。 2.谈起EDA相关软件，形象的说，就普通的PROTEL/AD来说你可能只有3-6K，对于pads 可能你有5-8K，对于ALLEGRO你可能6-10K,你会哀叹做的东西一样，却同工不同酬，没办法这就是市场，我们来不得无意义的抱怨。 3.众所周知，一个PCB从业者最好的后路就是仿真工作，为什么呢？一；你可以懂得各种模块的设计原则，可以优化不准确的部分，可以改善SI/PI可以做很多，这往往是至关重要的，你可以最大化节约成本，减少器件却功效相同；二；从一个pcblayout到仿真算是水到渠成，让路走的更远； 三：现实的说薪资可以到达11-15K or more，却更轻松，更有价值，发言权，你不愿意吗？ 现在由于本人已技术转销售，现在就是生意人了哈哈，我也查询过各种仿真资料我发现很少，最多不过是Mentor Graphics 的HyperLynx ，candense的si工具，
但是他们真的太low了，精确度和完整性根本不能保证，最多是定性的能力，无法定量。真正的仿真是完整的die到die的仿真，是完整的系统的，是需要更高级的仿真软件，被收购的xxsigrity，xx ansys，hspicexx，adxx等等，这些软件才是真正的仿真。 本人提供各种软件及实战代码，例子，从基本入门到高级仿真，从电源仿真，到ddr仿真到高速串行仿真，应有尽有，，完全可以使用，想想以后的高薪，这点投入算什么呢？舍不得孩子套不住狼哦。 所有软件全兼容32位和64位系统。 切记本人还提供学习手册，你懂的，完全快速进入仿真领域。你懂的！ 希望各位好好斟酌，自己的路是哪个方向，是否想更好的发展，舍得是哲学范畴，投资看得是利润的最大化，学会投资吧，因为他值得拥有，骚年！ 注：本人也可提供培训服务，面面俱到，形象具体，包会！ 有购买和学习培训兴趣的请联系 QQ:2941392162
信号完整性分析基础系列之二十四
信号完整性分析基础系列之二十四——关于抖动（上） 美国力科公司深圳代表处汪进进 写在前面的话 抖动话题是示波器测量的最高境界，也是最风云变换的一个话题，这是因为抖动是示波器测量的诸多功能中最和“数学”相关的。玩数学似乎是需要一定境界的。 “力科示波器是怎么测量抖动的?”，“这台示波器抖动测量准不准?”，“时钟抖动和数据抖动测量方法为什么不一样？”，“总体抖动和峰峰值抖动有什么区别? ”，“余辉方法测量抖动不是最方便吗？”，“抖动和眼图，浴盆曲线之间是什么?”，…… 关于抖动的问题层出不穷。这么多年来，在完成了“关于触发（上）、（下）”和“关于眼图（上）、（下）”，“关于S参数（上）（下）”等三篇拙作后，我一直希望有一篇“关于抖动”的文章问世，但每每下笔又忐忑而止，怕有谬误遗毒。今天，当我鼓起勇气来写关于抖动的时候，我需要特别说明，这是未定稿，恳请斧正。 抖动和波形余辉的关系 有一种比较传统的测量抖动的方法，就是利用余辉来查看信号边沿的变化，然后再用光标测量变化的大小（如图1所示），后来更进了一步，可以利用示波器的“余辉直方图”和相关参数自动测量出余辉的变化范围，这样测量的结果就被称为“抖动”。这个方法是在示波器还没有“测量统计”功能之前的方法，但在90年代初力科发明了测量统计功能之后，这个方法就逐渐被淘汰了。 图1 传统的抖动测量方法 这种传统的方法有下面这些缺点：（1）总会引入触发抖动，因此测量的结果很不准确。（2）只能测量某种参数的抖动，譬如触发上升沿，测量下降沿的余辉变化，反应了宽度的抖动，触发上升沿，测量相邻的上升沿的余辉变化，反应了周期的抖动。显然还有很多类型的抖动特别是最重要的TIE抖动无法测量出来。（3）抖动产生的因果关系的信息也无从得知。 定义抖动的四个维度 和抖动相关的名词非常多：时钟抖动，数据抖动; 周期抖动，TIE抖动，相位抖动，cycle-cycle抖动; 峰峰值抖动(pk-pk jitter)，有效值抖动(rms jitter);总体抖动(Tj)，随机抖动(Rj)，固有抖动(Dj);周期性抖动，DCD抖动，ISI抖动，数据相关性抖动; 定时抖动，基于误码率的抖动; 水平线以上的抖动和水平线以下的抖动…… 这些名词反应了定义抖动的不同维度。 回到“什么是抖动”的定义吧。其实抖动的定义一直没有统一，这可能也是因为需要表达清楚这个概念的维度比较多的原因。目前引用得比较多的定义是: Jitter is defined as the short-term variations of a digital signal’s significant instants from their ideal positions in time. 就是说抖动是信号在电平转换时，其边沿与理想位置之间的偏移量。如图2所示，红色的是表示理想信号，实际信号的边沿和红色信号边沿之间的偏差就是抖动。什么是“理想位置”，“理想位置”是怎么得到的？这是被问到后最不好回答的问题。
信号完整性分析
信号完整性背景 信号完整性问题引起人们的注意，最早起源于一次奇怪的设计失败现象。当时，美国硅谷一家著名的影像探测系统制造商早在7 年前就已经成功设计、制造并上市的产品，却在最近从生产线下线的产品中出现了问题，新产品无法正常运行，这是个20MHz 的系统设计，似乎无须考虑高速设计方面的问题，更为让产品设计工程师们困惑的是新产品没有任何设计上的修改，甚至采用的元器件型号也与原始设计的要求一致，唯一的区别是 IC 制造技术的进步，新采购的电子元器件实现了小型化、快速化。新的器件工艺技术使得新生产的每一个芯片都成为高速器件，也正是这些高速器件应用中的信号完整性问题导致了系统的失败。随着集成电路(IC)开关速度的提高，信号的上升和下降时间迅速缩减，不管信号频率如何，系统都将成为高速系统并且会出现各种各样的信号完整性问题。在高速PCB 系统设计方面信号完整性问题主要体现为：工作频率的提高和信号上升/下降时间的缩短，会使系统的时序余量减小甚至出现时序方面的问题；传输线效应导致信号在传输过程中的噪声容限、单调性甚至逻辑错误；信号间的串扰随着信号沿的时间减少而加剧；以及当信号沿的时间接近0.5ns 及以下时，电源系统的稳定性下降和出现电磁干扰问题。
信号完整性含义 信号完整性(Signal Integrity)简称SI，指信号从驱动端沿传输线到达接收端后波形的完整程度。即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题指的是在高速产品中由互连线引起的所有问题，主要表现为五个方面:
allegro SI 信号完整性仿真介绍
基于Cadence Allegro SI 16.3的信号完整性仿真 信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一因素导致的，而是由板级设计中多种因素共同引起的。特别是在高速电路中，所使用的芯片的切换速度过快、端接元件布设不合理、电路的互联不合理等都会引起信号的完整性问题。具体主要包括串扰、反射、过冲与下冲、振荡、信号延迟等。 信号完整性问题由多种因素引起，归结起来有反射、串扰、过冲和下冲、振铃、信号延迟等，其中反射和串扰是引发信号完整性问题的两大主要因素。 反射和我们所熟悉的光经过不连续的介质时都会有部分能量反射回来一样，就是信号在传输线上的回波现象。此时信号功率没有全部传输到负载处，有一部分被反射回来了。在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。如果二者阻抗不匹配就会引起反射，负载会将一部分电压反射回源端。根据负载阻抗和源阻抗的关系大小不同，反射电压可能为正，也可能为负。如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接收数据错误。如果在时钟信号上可能引起时钟沿不单调，进而引起误触发。一般布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。另外常有一个输出多个接收，这时不同的布线策略产生的反射对每个接收端的影响也不相同，所以布线策略也是影响反射的一个不可忽视的因素。 串扰是相邻两条信号线之间的不必要的耦合，信号线之间的互感和互容引起线上的噪声。因此也就把它分为感性串扰和容性串扰，分别引发耦合电流和耦合电压。当信号的边沿速率低于1ns时，串扰问题就应该考虑了。如果信号线上有交变的信号电流通过时，会产生交变的磁场，处于磁场中的相邻的信号线会感应出信号电压。一般PCB板层的参数、信号线间距、驱动端和接收端的电气特性及信号线的端接方式对串扰都有一定的影响。在Cadence 的信号仿真工具中可以同时对6条耦合信号线进行串扰后仿真，可以设置的扫描参数有：PCB 的介电常数，介质的厚度，沉铜厚度，信号线长度和宽度，信号线的间距．仿真时还必须指定一个受侵害的信号线，也就是考察另外的信号线对本条线路的干扰情况，激励设置为常高或是常低，这样就可以测到其他信号线对本条信号线的感应电压的总和，从而可以得到满足要求的最小间距和最大并行长度。 过冲是由于电路切换速度过快以及上面提到的反射所引起的信号跳变，也就是信号第一个峰值超过了峰值或谷值的设定电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作，导致过早地失效，严重的还会损坏器件。过分的下冲能够引起假的时钟或数据错误。它们可以通过增加适当端接予以减少或消除。 在Cadence的信号仿真软件中，将以上的信号完整性问题都放在反射参数中去度量。在接收和驱动器件的IBIS模型库中，我们只需要设置不同的传输线阻抗参数、电阻值、信号传输速率以及选择微带线还是带状线，就可以通过仿真工具直接计算出信号的波形以及相应的数据，这样就可以找出匹配的传输线阻抗值、电阻值、信号传输速率，在对应的PCB软件Allegro中，就可以根据相对应的传输线阻抗值和信号传输速率得到各层中相对应信号线的宽度(需提前设好叠层的顺序和各参数)。选择电阻匹配的方式也有多种，包括源端端接和并行端接等，根据不同的电路选择不同的方式。在布线策略上也可以选择不同的方式：菊花型、星型、自定义型，每种方式都有其优缺点，可以根据不同的电路仿真结果来确定具体的选择方式。
信号完整性分析基础之八——抖动的频域分析
在上两篇文章中，我们分别介绍了直方图（统计域分析）和抖动追踪（时域分析）在抖动分析中的应用。从抖动的直方图和抖动追踪波形上我们可以得到抖动的主要构成成分以及抖动参数的变化趋势。如需对抖动的构成做进一步的分析，还需要从频域角度去进一步分析抖动的跟踪波形。 抖动的频谱即是对抖动追踪（jitter track）波形做FFT运算。如下图1所示 为一个时钟周期测量参数的追踪、频谱分析步骤及效果，在抖动频谱图上可以清楚的看出某两个频率值点抖动比较大： 图1 抖动频谱 黄色为实际采集到的时钟波形（C1通道） P1测量C1通道时钟信号的时钟周期 F7函数对P1测量参数进行跟踪 F6对F7进行FFT分析 下图2所示为一典型的串行信号抖动追踪频谱图，从图中可看出各种抖动成分；DDj和Pj为窄带频谱（三角形谱或者谱线）但是DDj和Pj的区别是由于DDj是和码型相关的，其频率fDDJ一般会是数据位率的整数倍，如果Pj的频率fPJ正好等于fDDJ，那么从抖动的频谱图里面是很难将DDj和Pj精确的分开的，所以通常在抖动分解的过程中一般通过时域平均的方法来分解DDj；BUj主要由于串扰等因素引起的，一般分为两种，一种是窄带，但幅度较高，很显然这类BUJ也是很难和PJ区分开的，除非我们知道引起BUJ的源头，知道其频率，所以说我们在抖动测试时得到的PJ一般会包含这类BUJ(所以通常情况下对这类BUJ不加区分，直接算做PJ，而将BUJ分类为PJ和OBUJ，在之前的抖动分类文章中有提及)；另外一类是宽带的BUJ（很多时候也叫OBUJ，other bounded uncorrelated jitter），幅度很小，基本会埋没到RJ中去，这类抖动很容易被误算作RJ，目前使用在示波器上的抖动分解软件只有Lecroy最近推出的SDAII（基于NQ-SCALE抖动分解理论）能够较好的将这类抖动从Rj中剥离出来；RJ是 宽带频谱，幅度很小。
五款信号完整性仿真分析工具
SI五款信号完整性仿真工具介绍 (一)Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 Ansoft的信号完整性工具采用一个仿真可解决全部设计问题： SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。 (二)SPECCTRAQuest Cadence的工具采用Sun的电源层分析模块： Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在
信号完整性之初识信号反射
信号完整性之初识信号反射 版本号更改描述更改人日期 1.0 第一次撰稿 eco 2013-10-19 E-mial：zhongweidianzikeji@https://www.360docs.net/doc/618692232.html, QQ：2970904654 反射产生的原因 在《和信号完整性有关的几个概念》中我们已经简单的介绍了“反射”这厮。在下认为 “信号反射”在电路中是不可避免的，不论是高速电路还是低速电路。而我们只能用一些办 法去优化电路，去优化PCB的布局布线，从而降低反射的大小或者在信号反射时避免对电 路的操作。 为什么信号反射无法完全消除，在高速和低速电路中都会存在，在下鄙见如下： V = 3x10^8 / sqrξ 式1 其中：V是带状线中信号传播的速度（m/s），3x10^8是光速(m/s)，ξ是介电常数。 由式1可知，信号的传播速度只与物质的介电常数有关，在基材相同的情况下，不论在 高速电路中还是在低速电路中信号都会以相同的速度传播。在基材为FR4的电路板中，介 电常数ξ一般为4左右，由式1我们可以计算出信号的传播速度V = 3x10^8 / sqr(4) = 1.5x10^8 m/s,转换单位后约为6in/ns，这就是为什么很多资料上喊信号在FR4材料中的传 播速度为6in/ns（注：1mil = 0.0254mm； 1inch = 25.4mm。对于这个单位转化，感兴趣 的人一定要自己计算计算，享受过程可以让你更快乐更智慧哦）。1.5x10^8 m/s（6in/ns） 速度极快了吧，设想山间小溪，小溪中的水流以1.5x10^8 m/s流动，流动中突遇一石头便 会荡起无数涟漪，迸射无数水花。溪中这块石头意味着阻抗失配。综上所述，我们姑且把这 水流现象近似看作电路中的信号反射。 为了给大家一个直观的感受，在下从网上找了两张图片，见图1、图2。很多时候有些 东西是说不清道不明的，关键看大家如何去想，如何去悟。我建议大家应该看着这个水流冥 想一下。 图1 这就是电流
信号完整性分析基础系列之一__关于眼图测量(全)
信号完整性分析基础系列之一_——关于眼图测量(全) 您知道吗？眼图的历史可以追溯到大约47年前。在力科于2002年发明基于连续比特位的方法来测量眼图之前，1962年-2002的40年间，眼图的测量是基于采样示波器的传统方法。 您相信吗？在长期的培训和技术支持工作中，我们发现很少有工程师能完整地准确地理解眼图的测量原理。很多工程师们往往满足于各种标准权威机构提供的测量向导，Step by Step，满足于用“万能”的Sigtest软件测量出来的眼图给出的Pass or Fail结论。这种对于Sigtest 的迷恋甚至使有些工程师忘记了眼图是可以作为一项重要的调试工具的。 在我2004年来力科面试前，我也从来没有听说过眼图。那天面试时，老板反复强调力科在眼图测量方面的优势，但我不知所云。之后我Google“眼图”，看到网络上有限的几篇文章，但仍不知所云。刚刚我再次Google“眼图”，仍然没有找到哪怕一篇文章讲透了眼图测量。 网络上搜到的关于眼图的文字，出现频率最多的如下，表达得似乎非常地专业，但却在拒绝我们的阅读兴趣。 “在实际数字互连系统中，完全消除码间串扰是十分困难的，而码间串扰对误码率的影响目前尚无法找到数学上便于处理的统计规律，还不能进行准确计算。为了衡量基带传输系统的性能优劣，在实验室中，通常用示波器观察接收信号波形的方法来分析码间串扰和噪声对系统性能的影响，这就是眼图分析法。 如果将输入波形输入示波器的Y轴，并且当示波器的水平扫描周期和码元定时同步时，适当调整相位，使波形的中心对准取样时刻，在示波器上显示的图形很象人的眼睛，因此被称为眼图（Eye Map）。 二进制信号传输时的眼图只有一只“眼睛”，当传输三元码时，会显示两只“眼睛”。眼图是由各段码元波形叠加而成的，眼图中央的垂直线表示最佳抽样时刻，位于两峰值中间的水平线是判决门限电平。 在无码间串扰和噪声的理想情况下，波形无失真，每个码元将重叠在一起，最终在示波器上看到的是迹线又细又清晰的“眼睛”，“眼”开启得最大。当有码间串扰时，波形失真，码元不完全重合，眼图的迹线就会不清晰，引起“眼”部分闭合。若再加上噪声的影响，则使眼图的线条变得模糊，“眼”开启得小了，因此，“眼”张开的大小表示了失真的程度，反映了码间串扰的强弱。由此可知，眼图能直观地表明码间串扰和噪声的影响，可评价一个基带传输系统性能的优劣。另外也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰和改善系统的传输性能。通常眼图可以用下图所示的图形来描述，由此图可以看出：（1）眼图张开的宽度决定了接收波形可以不受串扰影响而抽样再生的时间间隔。显然，最佳抽样时刻应选在眼睛张开最大的时刻。 （2）眼图斜边的斜率，表示系统对定时抖动（或误差）的灵敏度，斜率越大，系统对定时抖动越敏感。
信号完整性分析与测试
信号完整性分析与测试 信号完整性问题涉及的知识面比较广，我通过这个短期的学习，对信号完整性有了一个初步的认识，本文只是简单介绍和总结了几种常见现象，并对一些常用的测试手段做了相应总结。本文还有很多不足，欢迎各位帮助补充，谢谢！ 梁全贵 2011年9月16日
目录 第1章什么是信号完整性------------------------------------------------------------------------------ 3第2章轨道塌陷 ----------------------------------------------------------------------------------------- 5第3章信号上升时间与带宽 --------------------------------------------------------------------------- 6第4章地弹----------------------------------------------------------------------------------------------- 8第5章阻抗与特性阻抗--------------------------------------------------------------------------------- 9 5.1 阻抗 ------------------------------------------------------------------------------------------ 9 5.2 特性阻抗------------------------------------------------------------------------------------- 9第6章反射----------------------------------------------------------------------------------------------11 6.1 反射的定义 ---------------------------------------------------------------------------------11 6.2 反射的测试方法--------------------------------------------------------------------------- 12 6.3 TDR曲线映射着传输线的各点 --------------------------------------------------------- 12 6.4 TDR探头选择 ----------------------------------------------------------------------------- 13 第7章振铃--------------------------------------------------------------------------------------------- 14 第8章串扰--------------------------------------------------------------------------------------------- 16 8.1 串扰的定义 -------------------------------------------------------------------------------- 16 8.2 观测串扰 ----------------------------------------------------------------------------------- 16 第9章信号质量 --------------------------------------------------------------------------------------- 18 9.1 常见的信号质量问题 --------------------------------------------------------------------- 18 第10章信号完整性测试 ----------------------------------------------------------------------------- 21 10.1 波形测试---------------------------------------------------------------------------------- 21 10.2 眼图测试---------------------------------------------------------------------------------- 21 10.3 抖动测试---------------------------------------------------------------------------------- 23 10.3.1 抖动的定义 ------------------------------------------------------------------------ 23 10.3.2 抖动的成因 ------------------------------------------------------------------------ 23 10.3.3 抖动测试 --------------------------------------------------------------------------- 23 10.3.4 典型的抖动测试工具： ---------------------------------------------------------- 24 10.4 TDR测试 --------------------------------------------------------------------------------- 24 10.5 频谱测试---------------------------------------------------------------------------------- 25 10.6 频域阻抗测试 ---------------------------------------------------------------------------- 25 10.7 误码测试---------------------------------------------------------------------------------- 25 10.8 示波器选择与使用要求： -------------------------------------------------------------- 26 10.9 探头选择与使用要求-------------------------------------------------------------------- 26 10.10 测试点的选择--------------------------------------------------------------------------- 27 10.11 数据、地址信号质量测试 ------------------------------------------------------------- 27 10.11.1 简述 ------------------------------------------------------------------------------- 27 10.11.2 测试方法-------------------------------------------------------------------------- 27
信号完整性分析笔记(全)
在AD出Gerber的时候，在layer选项下有2个栏，Layer to Plots和Mechanical layers to Add to All Plot. 一般情况下Mechanical layers to Add to All Plot.可以不予理会，此处的意思表示需要添加到任何层面的mechanical layers 出Gerber的时候，如果没有删除room，有时会提示The film is too small for this PCB.因为room 会在角落离开PCB很远，但是gerber需要包含room的信息，如果gerber时候设置的film 的大小比较小，就会有这个问题。如果有些object实在无法寻找，而需要的object比较好选择，可以ctrl+A,然后deselect需要的object，直接del即可将无法找寻的objectdel掉 用PCB Inspector批量修改pad的soldermask expansion的时候，必须先勾选soldermask override，表示可以自定义soldermask expansion 在Altium Designer里面设置内层pad和via的连接的时候，需要将pad设置为thermal，而via不需要，在设置all pad thermal connect以后，需要再add一个all direct connect的rule，优先级设置低于all pad thermal connect..否则所有的via将不会被连接到内层的plane 低阻抗PDS的设计要点 使GND与VCC尽量靠近 / 低电感值的去耦电容 / 封装assign多个寄生电感低的VCC与GND Via/ 常见的电磁干扰源 差分信号转化为公模信号，在外部双绞线缆上输出 PCB地弹在外部单端屏蔽线上产生公模电流。附加的噪声可以由内部产生的辐射泄露溢出屏蔽罩引起 做PCB NPTH的时候，可以在mechaincal 1层做一个NPTH，选中，Tool -> Convert -> Creat Board Cutout from Select Primitives 可以在PCB上做一个针对所有层的Routing Keepout（not all electronical layer）,首先在mechaincal 1 layer上做一个primitive,选中，Tool -> Convert -> Creat Cutout from Select Primitives 在allegro中，框选一个封闭的line，可以compose 以line为外框的shape。 也可以选择一个unfill的shape，compose一个static shape 返回路径是平面时是实现串扰最低的结构，一旦返回路径的平面发生变化，就会增加传输线之间的串扰 上升沿时间与频率的关系：RT=1/10F 其中：RT单位为ns，F的单位为GHz 信号沿传输线传输，电压形成传输线之间的电场，电流形成传输线周围的磁场，传输线上信号的传播也是电磁波的传输。信号的传输不仅传输电流和电压，同时还传播着电场和磁场