一种基于LVDS的高速串行数据传输系统设计
LVDS原理及设计指南
LVDS原理及设计指南LVDS全称为低压差分信号(Low Voltage Differential Signaling)，是一种高速串行接口技术，广泛应用于电子设备中进行高速数据传输。
LVDS主要通过两对差分信号进行数据传输，其中一对信号传输高电平信号，另一对信号传输低电平信号，通过差分运算来提高抗干扰能力和抗噪声能力，以实现高质量的数据传输。
LVDS的工作原理如下：1.发送端：将输入信号通过电流驱动压缩成低压差分信号，并通过双绞线传输给接收端。
2.传输线路：使用双绞线进行数据传输，利用差分运算来抵消传输线上的共模噪声和反射噪声。
3.接收端：对接收到的低压差分信号进行解码，还原成原始的输入信号。
设计LVDS接口时需要注意以下几点：1.信号线路的设计：为了保证信号的完整性和稳定性，需要控制信号线的阻抗匹配，减小信号线的长度和延迟，并避免信号线与高频噪声信号线的交叉和平行布线。
2.布线和PCB设计：保持信号线的长度均匀，并尽量使用同一层或相邻层进行差分信号线布线，以减小信号线之间的不平衡和串扰。
3.电源和接地：为了提供噪声的抑制和信号的稳定性，需要使用低噪声电源和低阻抗接地。
4.EMI抑制：由于LVDS接口传输速率高，会引起较大的电磁辐射干扰，因此需要在设计中加入适当的EMI抑制措施，如电磁屏蔽、地线设计和滤波器等。
5.信号匹配：为了保证所发送信号的完整性和稳定性，需要将发送端与接收端之间的差分阻抗匹配，以最大限度地减小信号反射和串扰。
总之，LVDS是一种高速串行接口技术，通过差分运算进行数据传输，具有抗噪声和抗干扰能力强的特点。
在设计LVDS接口时需注意信号线路的设计、布线和PCB设计、电源和接地、EMI抑制以及信号匹配等方面，以保证高质量的数据传输。
基于USB的LVDS数据传输 毕业设计
1 引言1.1 课题研究背景如今，高速处理器、多媒体、虚拟现实以及网络技术所需传送的数据量越来越大，速度越来越快。
目前存在的点对点物理层接口如RS-422，RS-485，SCSI以及其它数据传输标准，由于其在速度、噪声/EMI、功耗、成本等方面所固有的限制越来越难以胜任此任务。
因此,采用新的I/O接口技术来解决数据传输这一瓶颈问显得日益突出，LVDS这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。
LVDS (Low Voltage Differential Signaling)即低压差分信号是适应高速数据传输和低功耗的一种通用点对点物理接口技术。
它使用一种低摆幅差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mb/s的速度传输，其低摆幅和低电流驱动输出实现了低噪声和低功耗。
本次设计拟将设备接入通用PC以方便控制和数据验证。
然而与PC机连接的接口有多种，如串口，并口，USB接口等，鉴于如下原因本设计采用USB接口：USB 具有传输速度快（USB1.1是12Mbps，USB2.0是480Mbps, USB3.0是5 Gbps），使用方便，支持热插拔，连接灵活，独立供电等优点，可以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘、MP3机、手机、数码相机、移动硬盘、外置光软驱、USB网卡、ADSL Modem、Cable Modem等，几乎所有的外部设备。
USB接口可用于连接多达127个外设，如鼠标、调制解调器和键盘等。
USB自从1996年推出后，已成功替代串口和并口，并成为当今个人电脑和大量智能设备的必配的接口之一。
1.2 课题相关技术的发展与现状1995年11月，以美国国家半导体公司为主推出了ANSFTIAjEIA一644标准1996年3月，IEEE公布了IEEE1596.3标准。
这两个标准注重于对LVDS接口的特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等没有明确。
一种基于LVDS的高速串行数据传输系统设计
一种基于LVDS的高速串行数据传输系统设计一种基于LVDS的高速串行数据传输系统设计引言在某型雷达信号处理系统中，要求由上位机(普通PC)实时监控雷达系统状态并采集信号处理机的关键变量，这就要求在处理机与上位机之间建立实时可靠的连接。
同时，上位机也能对信号处理板进行控制，完成诸如处理机复位、DSP程序动态加载等功能。
实验中，处理机和上位机之间的数据传输距离不小于8m。
在这种前提下，计算机上现有的串口、并口显然不能满足要求，而USB2．0接口工作在高速模式时传输距离只有3m，其它诸如以太网传输的实时性难于满足要求，光纤通道传输的构建成本又太高。
基于此，本文提出了一种采用LVDSLVDS高速串行总线技术的传输方案。
数据传输系统方案由于系统要求传输距离大于8m，需采用平衡电缆。
对于两端LVDS接口，可以采用ASIC和FPGA两种方式实现。
由于Xilinx公司生产的Virtex-II系列FPGA直接支持LVDS电平标准，本系统采用XC2V250实现，这不仅省去了专用LVDS电平转换芯片，节省了成本，而且可以将系统中其它控制逻辑集成在单个FPGA芯片内，从而降低了PCB设计的难度，提高了系统的集成度和可靠性。
另外，收发接口逻辑采用FPGA，可以在使用过程中根据需要重新配置传输方向，以动态地改变收发通道的数目，大大增强了系统的可重构能力。
整个数据传输系统框图。
由于数据传输是双向的，信号处理板和PCI板都有并／串转换发送模块和串／并转换接收模块(均在FPGA内实现)，两块板卡通过平衡电缆连接。
此外，在信号处理板上，DSP处理机通过外部总线向FPGA发送缓存区内写入数据，FPGA通过DSP的主机口完成与DSP存储空间的数据交换。
在PCI板上，FPGA通过PCI控制器和主机进行数据交换。
系统工作原理可表述如下：DSP 处理机将处理结果通过外部总线输出到FPGA缓冲存储器内，在FPGA内完成数据的并／串转换，并通过LVDS串行接口发送出去。
基于MLVDS高速半双工数据传输设计
基于MLVDS高速半双工数据传输设计苏淑靖;薛彦杰;洪万帆【摘要】Aiming at the low rate and low reliability of the existing problems of the application of MLVDS half du -plex data transmission , a design of high speed and high reliability of half duplex data transmission were put forward . Taking MLVDS as a data transfer interface and Spartan-6 FPGA chip as logic implementations , the CRC and parity mode was added on to improve transmission the transmission link layer reliability .The overall design scheme and the realization method of half duplex control mode are introduced in detail , and the design of the system is simulated and tested.Finally, the experimental results of the design to verify the advantages of the transmission design .%针对目前应用MLVDS半双工模式传输数据存在速率低和可靠性低的问题，提出了一种高速且高可靠性半双工数据传输的设计。
设计中以MLVDS作为数据传输接口，Spartan－6 FPGA作为逻辑实现芯片，在传输链路层上增加了CRC和奇偶校验方式提高传输可靠性。
基于LVDS 的高速数据传输技术实现
基于LVDS 的高速数据传输技术实现作者：白世清,闫鹏飞,石军辉来源：《科技创新与生产力》 2016年第4期白世清1，闫鹏飞2，石军辉3（1. 中北大学信息与通信工程学院，山西太原 030051；2. 长治市公安消防支队屯留大队，山西长治 046199；3. 山西科泰航天防务技术股份有限公司，山西太原 030006）摘要：为实现高速数据采集系统中多路串行数据的内部传输，解决常规时钟同步所带来的时钟资源不足的问题，笔者采用异步通信方式在数据接收端设计了一种基于空间过采样的时钟数据恢复系统，通过介绍基于LVDS的高速数据传输技术，提出了基于过采样法的时钟恢复思想、原理解决方法，分析了时钟数据恢复过程，数据传输测试实验结果显示该系统可实现高速串行数据传输，为基于FPGA的高速数据传输，尤其是为多通道大数据量传输提供了可供参考的解决方案。
关键词：LVDS；过采样技术；时钟数据恢复；串行数据中图分类号：TN06；F407.63 文献标志码：A DOI：10.3969/j.issn.1674-9146.2016.04.096收稿日期：２０15－12－05；修回日期：２０16－03－04作者简介：白世清（1986-），男，山西阳泉人，在读硕士，主要从事电子信息与通信工程研究，E-mail：170583388@。
1 基于LVDS的高速数据传输技术概述由于多路数据高速采集系统总共集成了32路数据采集通道，每路通道使用16位模数转换器ADS8330同时以1 MHz的采样频率采样，因此单位时间内采集到的数据成倍增加。
为保证大量数据的实时传输，需设计一种高效快速的数据传输系统。
在跳变沿检测与最佳采样位置判别的基础上，以Altera公司的Cyclone III系列芯片为平台，开发了基于低电压差分信号（Low-Voltage Differential Signaling，LVDS）接口的多路传输系统，采用FPGA内部集成的LVDS接口进行高速串行数据传输，每4个通道集成在同一块采集板卡上，共用一对LVDS接口传输数据，这样就需要8对LVDS线。
基于LVDS的长距离高速串行数据传输系统设计
基于LVDS的长距离高速串行数据传输系统设计周弟伟(中国电子科技集团公司第三十四研究所，广西桂林541004)摘要:LVDS是一种低振幅差分信号技术,也是一种信号传输模式。
如果要解决系统内或系统间的数据传输,LVDS接口技术是一种有效的解决方案，它具有高性能数据传输能力。
随着社会经济和科学技术的快速发展,每天都会产生大量的数据，从而人们对于数据的传输速度就有了更高的要求，对于数据传输系统稳定性和距离也提出了更高的要求，而一种基于低振幅差分信号技术(LVDS)的长距离高速串行数据传输系统正好能够满足人们的需求。
LVDS技术具有较快的传输速度，有较强的抗干扰性以及光纤通信容量大、能够实现远距离传输的特点，利用LVDS技术能够有效解决数据传输系统遇到的问题。
关键词:LVDS;高速串行;数据传输系统中图分类号:TN919.8文献标识码:A文章编号：1673-1131(2019)06-0055-02随着科学技术的快速发展，通信技术也得到了高速发展,在社会生产生活的许多领域里，对于数据信号传输的速度的要求越来越高，比如在高速处理器、多媒体以及视频传输系统等领域中，传输的数据量也越来越大，并且传输的距离也越来越远。
在传统的并行数据传输方式中，总是会存在一些数据同步、串扰的问题，影响到数据传输的速度，而且无法满足长距离的数据传输，这时LVDS技术的出现为解决这类问题提供了新的方案。
串行数据传技术具有较少的信号连线，而且传输带宽较高,LVDS作为一种低振幅差分信号，相较于传统的传输方式具有很多的优点，在宽带高速系统设计领域，已经成为人们的首选接口标准。
目前在通信领域中,LVDS技术的应用得到了更广泛的普及。
1LVDS技术的相关概念以及在数据传输方面的优势分析LVDS是一种低振幅差分信号技术，它也是一种通用的点对点物理接口技术，具有适应高速传输和低功耗的特点。
作为一种低摆幅差分信号技术，它能够使得信号以高于百Mb/s 的速度在差分PCB线对上传输。
基于CPLD的LVDS数据传输系统的设计与研究
传输过程 中可能会出现短 时间 （ 小于 ５ ） ）的失锁 ，所 （ Ｓ Ｘ 以本 方案 中特 地 引入了 ＦＦ ＩＯ芯 片 ＩＴ ２ ２ １ Ｄ ７Ｖ ４ ，从 存储器 读取的数据先写入 Ｆ Ｏ，在确认 系统同步的情况下 ，再将 Ｉ Ｆ ＦＦ ＩＯ中数据读 出赋给 串化器。从而确保数据 的有效性 ，且 保证 了数 据高速 传输 的不 间断 性。可 见，在 发送模 块 中， 通过 Ｃ Ｌ Ｐ Ｄ控制 ＦＦ ＩＯ芯片 的读 写操作 是实现 Ｌ Ｓ高速 ＶＤ 传输且不丢失有效数据的关键。
４ 仿 真结果
ｄ ｖ ｓ ｄｈｇ — ｐ ｅ ｄ ｐｉｅｅ ｕ ｉ ｒｆｒ ｅｂ ｓｄｔａ ｓ ｓｏ ｓｅ ｔｅｉｔ ｄ ｃｉｎｏ ｉ Ｉ Ｏ （ＩＯ）ａ ａｄ ｔ ｉ ａ ｒ ｅ ｉｈ ｓｅ ｄａａ ｔ ｑ ａ ｚ ａｅ ｎｍｉ ｉｎｓ ｔｍ，ｈ ｎｒ ｕ ｔ ｆ ｈｐＦＦ Ｆ Ｆ ｎ ｖ ｌ ｅ ｏｔ ｈ ｒ ｓ ｙ ｏ ｏ ｃ ｓ ａａ
ＮＵＣ．Ｔａ ｕ ｎ０ ０ ５ ，Ｃ ｉａ ｉ ａ ３ ０ １ ｈｎ ） ｙ
Ａｂ ｔ ａ ｔ Ｉ ｒ ｅ ｏ ｓ ｌ ｅ ｔ ｅ ｈ ｇ －ｓ ｅ ｄ ｓ ｎ ｌ ｒ ｃ ｓｉ ｇ ａ ｄ ｔ ｎ ｍ ｓ ｏ ｏ ｔ ｎ ｃ ｓｉ ａａｔａ ｓ ｒｓ ｅ ｄ ｄｓ ｎ ｅ ｓｒ ｃ ： ｎ ｏ ｄ ｒｔ ｏｖ ｈ ｉｈ — ｅ ｉ ａ ｏ ｅｓ ｎ ａ ｓ ｓ ｎ ｂ ｔ ｅ ｅ ｋ ｎ ｄ ｔ ｒ ｆ ｐ ｅ ｉ ａ ｃ ｐ ｇ ｐ ｎ ｒ ｉ ｉ ｌ ｎ ｅ ｔ ｐ ｏ ｌｍｓ ａ ＣＰ Ｄ — ａｅ ｉ ｈ ｓ ｅ ｄ Ｌ ｒｂｅ ， Ｌ ｂ ｓ ｄ ｈ ｇ — ｐ ｅ ＶＤＳ ｂ ｓｄ ｔ ｒｎ ｆｒｓ ｓｅ ｉ ｄ ｓ ｎ ｄ ｏ ｓｒ ｃｅ ｉ ｄ ｏ ＶＤＳ ｃ ｉ ｓ ｕ ａ ａ ｔ ｓｅ ｙ ｔｍ ｓ ｅｉ ｅ ，ｃ ｎ ｔｕ ｔ ｄ ａｋ ｎ ｆＬ ａ ｇ ｈｐ
基于LVDS技术的远端数据传输系统实现
基于Ｌ Ｄ 技术 的远 端数据传输 系统实现 ＶＳ
刘丽华 ，李鹏
（ 西安 电子 科技 大 学 ，陕 西 西安 ７０７ ） １０ １
摘 要 ：分 析 了用 于 高速数 据 传输 的Ｌ Ｄ 技 术 以及 该技 术 常 用 的接 口 电路 一串行 器／ 串器 Ｖ Ｓ 解 ＭＡ ９ ０ Ａ ９ ０ 的工作 原理 和 工作模 式 。给 出 了ＭＡ ９ ０ 和 ＭＡ ２ ６ 系统 中的具 体 应 Ｘ ２ ５ Ｘ ２６ Ｘ ２５ Ｘ９０ 在
Ｌ Ｄ 技 术 和其 它 接 口相 比 ，有 着 很 大 的 优 Ｖ Ｓ
输入 中时 ，其 差分信号 的幅度 并不受 影响 。
ｆ ４ ）具 有故 障安全 ｆ ｉ ｓｆ）特性 ｆｌ ａ ａ— ｅ 由于恒 流 式 驱动 不 会 对 系统 造 成 任 何 损 害 ，
收 稿 日期 ： ０ ６ ０ — ０ ２０—８３
Ｖ１ Ｎ． ｏ ｏ ． １ ９
Ｊｎ ０ ７ ａ ．２ ０
特 点是 接 收器 的故 障 保 护 功 能 ，Ｌ Ｄ 接 收 器 在 ＶＳ 内部 提供 了可 靠性 线路 ，故可保 证 在接 收器 输 入 悬 空 、短 路 以及接 收器输 入 处 于驱 动器 三态 输 出
的并 行 时钟 频 率 范 围为 ｌ — ０ＭＨ 。在 数 据转 换 ６ ４ ｚ 的 时 候 ， 串行 器 元 件 内部 将 自动 加 上 两 个 数 据 位 ．即在并 行送 人 的ｌ 位数据 中加上一 个 起 始位 Ｏ
Ｌ Ｄ 产 生的 电磁 干扰很 低 。这是 因为采 用 了 Ｖ Ｓ 低 电压摆 幅 、低边 沿速 率 、奇模 式差 分信 号 、恒 流驱 动器 的原 因 ，其Ｉｃ 峰 只 产生 很低 的辐射 。 ｃ尖
通过减 小 电压摆幅 和电流能 量 ，Ｌ Ｄ 可把 场强减 ＶＳ 到 了 最小 ；其差 分 驱 动 器还 引入 了奇 模 式 传输 ，
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一种基于LVDS的高速串行数据传输系统设计
一种基于LVDS的高速串行数据传输系统设计
引言在某型雷达信号处理系统中，要求由上位机(普通PC)实时监控雷达系统状态并采集
信号处理机的关键变量，这就要求在处理机与上位机之间建立实时可靠的连接。
同时，上位机也能对信号处理板进行控制，完成诸如处理机复位、DSP程序动态加载等功能。
实验中，处理机和上位机之间的数据传输距离不小于8m。
在这种前提下，计算机上现有的串口、并口显然不能满足要求，而USB2．0接口工作在高速模式时传输距离只有3m，其它诸如以太网传输的实时性难于满足要求，光纤通道传输的构建成本又太高。
基于此，本文提出了一种采用LVDSLVDS高速串行总线技术的传输方案。
数据传输系统方案由于系统要求传输距离大于8m，需采用平衡电缆。
对于两端LVDS接口，可以采用ASIC和FPGA两种方式实现。
由于Xilinx公司生产的Virtex-II系列FPGA直接支持LVDS电平标准，本系统采用XC2V250实现，这不仅省去了专用LVDS电平转换芯片，节省了成本，而且可以将系统中其它控制逻辑集成在单个FPGA芯片内，从而降低了PCB设计的难度，提高了系统的集成度和可靠性。
另外，收发接口逻辑采用FPGA，
可以在使用过程中根据需要重新配置传输方向，以动态地改变收发通道的数目，大大增强了系统的可重构能力。
整个数据传输系统框图。
由于数据传输是双向的，信号处理板
和PCI板都有并／串转换发送模块和串／并转换接收模块(均在FPGA内实现)，两块板卡通过平衡电缆连接。
此外，在信号处理板上，DSP处理机通过外部总线向FPGA发送缓存区内写入数据，FPGA通过DSP的主机口完成与DSP存储空间的数据交换。
在PCI板上，FPGA通过PCI控制器和主机进行数据交换。
系统工作原理可表述如下：DSP 处理机将处理结果通过外部总线输出到FPGA缓冲存储器内，在FPGA内完成数据的并／串转换，并通过LVDS串行接口发送出去。
数据通过平衡电缆传输至上位机接收卡。
在上位机接收卡内，数据经串／并转换后，送至PCI接口控制电路。
上位机输出数据到
DSP处理板的过程则相反。
由于系统要求数据传输上行数据率小于下行数据率，设计中上行数据传输通道数为1，下行数据通道数是4。
在传输距离大于8m的情况下，实际单通道数据传输速率达到264Mbps。
数据传输系统框图
LVDS并／串转换实现由于FPGA是通过DSP处理机的外部总线获得数据的，其数据形式是并行的，所以发送前应将其转换为串行比特流。
FPGA内实现并／串转换和串行发送功能的模块HSTX的原理框图。
由图2可以看出，该模块有3个输入信号。
分别为时钟输入CLK、帧同步信号TFR和并行数据TCH1[7：0]。
其中，CLK频率为33MHz，经过数字时钟管理器(DCM)锁相倍频后得到串行模块内部时钟CLK1X(33MHz)、CLK4XR(33×4=132MHz)和CLK4XF(33×4=132MHz)，其中CLK4XR 与CLK4XF反相，与CLK1X同相。
输出为三组差分信号，分别为串行数据串行数据TCH1[P：N]、串行时钟TCLK[P：N]和串行帧同步信号TFR[P：N]。
输入时钟CLK信号上升沿有效，时钟上升沿时，若帧同步信号为高电平，则锁存输入数据TCH1[7：O]，延时一个时钟周期开始发送。
输出的发送时钟TCLK[P：N]为132MHz，双沿有效。
输出串行数据采用小终端模式，数据低位LSB在前，帧同步信号TFR[P：N]输出比特序列11110000，用于供接收端同步。
，串行发送模块主要由LOAD_GEN、OUT_DATA、OUT_FR、OUT_CLK4个模块组成。
LOAD_GEN模块用来产生并／串转换时加载数据的选通脉冲。
OUT_DATA模块采用移位寄存器实现数据并／串转换。
而OUT_FR和OUT_CLK模块分别用来产生串行帧同步信号和串行时钟信号。
这些模块均使用硬件描述语言VHDL设计完成。
LVDS传输电路设计
由于LVDS总线的传输速率达到264Mbps，对PCB布线等方面要求特别高。
本文利用高速电路仿真分析工具――Mentor Graphics公司的HyperLynx，对LVDS传输
电路进行了仿真设计，包含传输线阻抗设计、端接匹配、差分信号布线。
同时考虑了接插件和传输电缆的选择对数据传输的影响。
LVDS信号的电压摆幅只有350mV，为电流驱动的差分信号工作方式，最长的传输距离可以达到10m以上。
为了确保信号在传输线中传播时，不受反射信号的影响，LVDS信号要求传输线阻抗受控，差分阻抗为100。
本系统应用中，利用高速电路仿真
分析工具，通过合理的设置层叠厚度和介质参数，调整走线的线宽和线间距，计算出单线和差分阻抗结果，来达到阻抗控制的目的。
LVDS信号的拓扑可以是点到点单向，点到点双向或总线型(multi―drop)。
无论哪种应用，都需要在接收端进行端接匹配。
匹配阻抗值等于差分阻抗，典型值为100。
匹配电阻在这里主要起到吸收负载反射信号的作用，因此，要求距离接收端尽量靠近。
在本系统中，利用FPGA片内的数控阻抗(Digitally ControlLED Impedance)，直接配置FPGA内部端接阻抗值，在FPGA内部实现端接匹配。
这样做不仅可以方便修改端接
阻抗值大小，使端接电阻很好地匹配，而且端接电阻与接收端非常靠近。
差分信号的布线是整个传输电路设计的难点。
一般来说，按照阻抗设计规则进行差分信号布线，就可以确保LVDS信号质量。
在实际布线当中，LVDS差分信号布线应遵循以下原则：
1、差分对应该尽可能地短、走直线、减少布线中的过孔数，差分对内的信号线间
距必须保持一致，避免差分对布线太长，出现太多的拐弯。
2、差分对与差分对之间应该保证10倍以上的差分对间距，减少线间串扰。
必要
时，在差分对之间放置隔离用的接地过孔。
3、LVDS差分信号不可以跨平面分割。
尽管两根差分信号互为回流路径，跨分割
不会割断信号的回流，但因为缺少参考平面而导致阻抗的不连续。
4、尽量避免使用层间差分信号。
在PCB板的实际加工过程中，由于层叠之间的层
压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，层间差分信号不能保证差分线之间间距等于介质厚度，因此会造成层间差分对的差分阻抗变化。
因此建议尽量使用同层内的差分。
5．在设计阻抗时，尽量设计成紧耦合方式，即差分对线间距小于或等于线宽。
此外，在LVDS传输电路设计当中应当选用适合差分信号的高速接插件，一方面，接插件的特征参数能够与LVDS信号阻抗匹配，通过接插件的信号畸变很小；另一方面，
能够提供足够的布线空间，设计PCB走线宽度和间距。
例如AMP公司的Z―PACK HS3系列接插件，在电气性能方面，比较适合高速LVDS信号互连。
本系统采用平衡电缆实现长距离传输，然而，由于LVDS特殊的阻抗匹配要求和极低的时序偏置要求，传统的电缆不能用于LVDS数据传输。
试验证实双绞线电缆性能最优。
短距离(大约0．5m)应用时CAT3平衡双绞线电缆效果最佳。
而高于0．5m以及数据率大于500MHz时，CAT5平衡电缆效果最好。
结语
本文实现的高速数据传输系统，已成功应用于某雷达信号处理机和上位机之间的数据传输，传输距离大于8m，单个通道数据传输速率达到264Mbps，5个数据通道传输速率总共达1．32GbpS，传输过程稳定。