计算机组成原理 存储器层次结构 考研真题及例题解析.
计算机组成原理试题及答案
计算机组成原理试题及答案一、选择题。
1. 下列哪个是计算机组成原理的基本概念？A. 数据结构。
B. 操作系统。
C. 计算机体系结构。
D. 算法。
答案，C。
2. 计算机组成原理的核心是什么？A. 中央处理器。
B. 内存。
C. 输入输出设备。
D. 总线。
答案，A。
3. 下列哪个不是计算机组成原理中的主要部件？A. 控制单元。
B. 运算器。
C. 存储器。
D. 输入设备。
答案，D。
4. 计算机组成原理中，数据和指令在内存中是以什么形式存储的？B. 十进制。
C. 八进制。
D. 十六进制。
答案，A。
5. 计算机组成原理中，控制单元的主要功能是什么？A. 控制数据传输。
B. 进行运算。
C. 存储数据。
D. 输入输出。
答案，A。
1. 计算机组成原理中，CPU的作用是进行数据处理和______。
答案，控制。
2. 内存是计算机中的______存储器。
答案，临时。
3. 计算机组成原理中，总线是连接各个部件的______。
答案，通信线路。
4. 控制单元的主要功能是______。
答案，控制数据传输和处理。
5. 计算机组成原理中，运算器负责进行______运算。
答案，算术和逻辑。
1. 简述计算机组成原理中的冯·诺依曼结构。
答，冯·诺依曼结构是一种计算机体系结构，主要包括存储器、运算器、控制器、输入设备和输出设备等五大部分。
其中存储器用于存储数据和指令，运算器用于进行算术和逻辑运算，控制器用于控制数据传输和处理，输入设备用于接收数据输入，输出设备用于显示处理结果。
2. 什么是指令周期？它与时钟周期有什么关系？答，指令周期是指计算机执行一条指令所需的时间，它包括取指令周期、执行周期和访存周期。
时钟周期是CPU中时钟脉冲的时间间隔，它决定了CPU的工作速度。
指令周期与时钟周期的关系在于，时钟周期是指令周期的基本单位，指令周期是由若干个时钟周期组成的。
四、综合题。
1. 简述计算机组成原理中的存储器层次结构。
答，计算机存储器层次结构包括寄存器、高速缓存、内存和外存等多个层次。
计算机组成原理考研试题(九)及答案
计算机组成原理考研试题（九）及答案一、选择题(共20 分，每题1 分)1.用户与计算机通信的界面是______。
A.CPU;B.外围设备;C.应用程序;D.系统程序。
2.零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。
A.立即数和栈顶;B.暂存器;C.栈顶和次栈顶;D.程序计数器自动加+1。
3.水平型微指令的特点是______。
A.一次可以完成多个操作;B.微指令的操作控制字段不进行编码;C.微指令的格式简短;D.微指令的格式较长。
4.有些计算机将一部分软件永恒地存于只读存储器中，称之为______。
A.硬件;B.软件;C.固件;D.辅助存储器。
5.主机与设备传送数据时，采用______，主机与设备是串行工作的。
A.程序查询方式;B.中断方式;C.DMA 方式;D.通道。
6.计算机中有关ALU 的描述，______是正确的。
A.只做算术运算，不做逻辑运算;B.只做加法;C.能存放运算结果;D.以上答案都不对。
7.所谓三总线结构的计算机是指______。
A.地址线、数据线和控制线三组传输线。
B.I/O 总线、主存总统和DMA 总线三组传输线;C.I/O 总线、主存总线和系统总线三组传输线;D.以上都不对。
8.集中式总线控制中，______方式对电路故障最敏感。
A.链式查询;B.计数器定时查询;C.独立请求;D.总线式。
9.某一RAM 芯片，其容量为512 ×8 位，除电源和接地端外，该芯片引出线的最少数目是______。
A.21;B.17;C.19;D.20。
10.活动头磁盘存储中，信息写入或读出磁盘是______进行的。
A.并行方式;B.串行方式;C.串并方式;D.并串方式。
11.以下叙述______是正确的。
A.外部设备一旦发出中断请求，便立即得到CPU 的响应;B.外部设备一旦发出中断请求，CPU 应立即响应;C.中断方式一般用于处理随机出现的服务请求;D.程序查询用于键盘中断。
计算机组成原理试题及答案全套
计算机组成原理试题及答案全套第一部分：选择题1.下列关于计算机内存的说法，错误的是：A.内存是计算机的主要存储器件之一B.内存是临时存储器件，供程序运行时使用C.内存容量越大，计算机的性能越强D.内存分为主存和辅存，主存速度较快，但容量相对较小答案：C2.下列关于CPU的说法，错误的是：A.CPU是计算机的核心部件，负责执行指令和控制计算机的运行B.CPU由运算器、控制器和寄存器组成C.CPU的速度越快，计算机的运行速度越快D.CPU的主频越高，计算机的运行速度越慢答案：D3.下列关于指令周期的说法，错误的是：A.指令周期是CPU执行一条指令所需的时间B.指令周期包括取指令、译码、执行、访存四个阶段C.指令周期的长度取决于CPU的主频D.指令周期越短，CPU的执行效率越高答案：D4.下列关于存储器层次结构的说法，错误的是：A.存储器层次结构分为寄存器、高速缓存、主存和辅存B.存储器层次结构越高，存取速度越快，容量越小C.高速缓存是位于CPU和主存之间的高速存储器D.存储器层次结构的设计目标是在速度、容量和成本之间取得平衡答案：B5.下列哪项措施可以提高计算机系统的安全性？A.设置强密码B.定期更新操作系统和应用程序补丁C.安装杀毒软件和防火墙D.以上都是答案：D6.下列关于计算机硬盘的说法，错误的是：A.硬盘是一种磁存储设备，用于长期存储数据B.硬盘的读写速度相对较慢，但容量较大C.硬盘的存储介质是固态闪存芯片D.硬盘采用磁道、扇区和柱面的方式来寻址数据答案：C第二部分：填空题1.计算机系统由________、软件和人员三部分组成。
答案：硬件2.CPU的两个主要功能是执行________和控制计算机的运行。
答案：指令3.存储器层次结构的设计目标是在速度、________和成本之间取得平衡。
答案：容量4.计算机的存储器分为________和辅存两部分。
答案：主存5.操作系统的主要功能包括________管理、文件管理和用户接口等。
计算机组成原理——存储器系统考研题
计算机组成原理——存储器系统考研题（2009）15.某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。
现⽤ 2K×8 位的 ROM 芯⽚和 4K×4 位的 RAM 芯⽚来设计该存储器，则需要上述规格的 ROM芯⽚数和 RAM 芯⽚数分别是A．1、15 B．2、15C．1、30 D．2、30答案：D考点：存储器芯⽚的组成⾸先确定ROM的个数，ROM区为4KB，选⽤2K×8位的ROM芯⽚，需要⽚，采⽤字扩展⽅式；RAM区为60KB，选⽤4K×4位的RAM芯⽚，需要⽚，采⽤字和位同时扩展⽅式。
（2010）15.假定⽤若⼲个2K x 4位芯⽚组成⼀个8K x 8为存储器，则0B1FH所在芯⽚的最⼩地址是( )A.0000HB.0600HC.0700HD.0800H答案：D考点：主存储器扩展的地址分配2K x 4位芯⽚组成⼀个8K x 8为存储器，需要2K x 4的芯⽚8⽚。
如果按字节编址，对应⼀个⼤⼩为8K×8位的存储器，需要13位地址，其中⾼2位（先进⾏位扩展，再进⾏字扩展，所以两个芯⽚位扩展后变为8位，这样的8位芯⽚组需要4组）为⽚选地址，低11位为⽚内地址，⽽题⽬给出的地址0B1FH转换为⼆进制为0 1011 0001 1111，其⾼3位为010，即⽚选地址为2。
因此，地址0B1FH对应第2⽚芯⽚，该芯⽚的起始地址（最⼩地址）为0 1000 0000 0000，即0800H。
第⼀组的起始地址：00000000000000011111111111第⼆组的起始地址：01000000000000111111111111第三组的起始地址10000000000001011111111111第四组的起始地址1100000000000111111111111116.下列有关RAM和ROM得叙述中正确的是( )I RAM是易失性存储器，ROM是⾮易失性存储器II RAM和ROM都是采⽤随机存取⽅式进⾏信息访问III RAM和ROM都可⽤做CacheIV RAM和ROM都需要进⾏刷新A. 仅I和IIB. 仅II和IIIC. 仅I ，II， IIID. 仅II，III，IV答案：A考点： RAM和ROM的区别RAM是易失性存储器，ROM是⾮易失性存储器，都是采⽤随机存取⽅式进⾏信息访问，SRAM可以⽤来做Cache，RAM需要刷新。
计算机专业基础综合计算机组成原理(存储器层次结构)历年真题试卷汇编2
计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编2(总分：88.00，做题时间：90分钟)一、单项选择题(总题数：25，分数：50.00)1.下列叙述中____是正确的。
【重庆大学2000年】（分数：2.00）A.主存可由RAM和ROM组成√B.主存只能由ROM组成C.主存只能由RAM组成D.主存只能由SRAM组成解析：解析：考查主存的构成。
2.可编程的只读存储器____。
【中南大学1998年】（分数：2.00）A.不一定是可改写的√B.一定是可改写的C.一定是不可改写的D.以上都不对解析：解析：考查可编程的只读存储器。
一次可编程只读存储器一旦写入后，内容就无法改变，故可编程的只读存储器不一定是可改写的。
3.下面说法正确的是____。
【南京航空航天大学2000年】（分数：2.00）A.ROM不用刷新，但断电后存储信息消失B.半导体RAM信息可读可写，且断电后仍能保持记忆C.静态和动态RAM都是易失性存储器，断电后存储信息消失√D.动态RAM属非易失性存储器，而静态RAM存储信息断电后信息消失解析：解析：考查DRAM、SRAM与ROM的区别。
ROM断电后存储信息不消失，故A错；半导体RAM(包括SRAM 与DRAM)中的信息可读可写，但断电后信息丢失，故B、D错。
4.下述说法中____是正确的。
【中南大学1998年】（分数：2.00）A.EPROM是可改写的，因而也是随机存储器的一种B.EPROM是可改写的，但它不能作为随机存储器√C.EPROM只能改写一次，故不能作为随机存储器D.以上都不对解析：解析：考查EPROM。
5.某机字长16位，主存容量为16MB，若按字编址，其寻址范围为____。
【华中科技大学2005年】（分数：2.00）A.0～4M一1B.0～2M一1C.0～8M—1 √D.0～10M—1解析：解析：考查寻址范围。
机器字长为16位，所以按字编址即按16位编址。
16MB=8Mx2B=8M×16位=8MW，所以其寻址范围是0～8M一1。
计算机专业基础综合计算机组成原理(存储器层次结构)历年真题试卷汇编1
计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编1(总分：86.00，做题时间：90分钟)一、单项选择题(总题数：24，分数：48.00)1.存储器的存取周期是指____。
【浙江大学2000年】（分数：2.00）A.存储器的读出时间B.存储器的写入时间C.存储器进行连续读或连续写操作所允许的最短时间间隔√D.存储器进行一次读或写操作所需的平均时间解析：解析：考查存取周期的概念。
2.下列存储器中，____的速度最快。
【华中科技大学2005年】（分数：2.00）A.控制存储器√B.磁带C.磁盘D.主存解析：解析：考查存储器的性能指标。
控制存储器用来存放实现全部指令系统的所有微程序，它是一种只读型存储器，对控制存储器的要求是读出周期要短，因此通常采用双极型半导体只读存储器。
3.在下列存储器中，若按存储器容量和存储周期从小到大的顺序排列，应为____。
【上海交通大学1997年】（分数：2.00）A.高速缓存、寄存器组、主存、磁带、软盘B.寄存器组、高速缓存、主存、磁带、软盘C.寄存器组、高速缓存、主存、软盘、磁带√D.高速缓存、寄存器组、主存、软盘、磁带解析：解析：考查存储器的性能指标。
4.工作速度较快的存储器是____。
【华中科技大学2002年】（分数：2.00）A.静态随机存储器√B.动态随机存储器C.顺序存储器D.无法比较解析：解析：考查存储器的分类及其区别。
静态随机存储器(SRAM)不需要刷新电路即能保存它内部存储的数据，而动态随机存储器(DRAM)每隔一段时间，要刷新充电一次，否则内部的数据即会消失。
因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低。
SRAM的速度快但昂贵，一般用小容量的SRAM 作为更高速CPU和较低速DRAM之间的缓存：主流内存通常采用DRAM制成；顺序存取存储器(如磁带等)速度要比DRAM慢。
5.U盘是现代计算机常用的一种移动存储设备，按存储介质分类，它属于____。
考研计算机学科专业基础(408)研究生考试试题及解答参考(2024年)
2024年研究生考试考研计算机学科专业基础(408)复习试题(答案在后面)一、单项选择题（本大题有40小题，每小题2分，共80分）1、下列关于冯·诺依曼体系结构的叙述中，正确的是：A. 计算机由运算器、控制器、存储器、输入设备和输出设备五大部件组成。
B. 指令和数据存放在不同的存储器中。
C. 冯·诺依曼体系结构的计算机硬件系统分为运算器、显示器和键盘三大部分。
D. 程序指令存储在内存中，但数据不能存储在内存中。
2、在计算机内部，数据通常采用哪种形式表示？A. 十进制B. 八进制C. 十六进制D. 二进制3、CPU可以直接访问的存储器是哪一个？A. 软盘B. 硬盘C. 内存D. 光盘4、在计算机网络中，以下哪项不是TCP/IP模型的层次结构之一？A. 网络接口层B. 网络层C. 应用层D. 物理层5、以下哪个算法是用于查找非平衡二叉搜索树中某个特定节点的最坏情况时间复杂度？A. 二分查找B. 中序遍历C. 平衡二叉搜索树查找D. 二叉树遍历6、以下哪个语言是用于实现编译原理的？A. JavaB. C++C. PythonD. Haskell7、在计算机系统中，地址总线的宽度决定了CPU可以直接寻址的内存空间大小。
如果某计算机系统的地址总线宽度为32位，则该CPU的最大直接寻址空间为：A. 4GBB. 8GBC. 16GBD. 32GB8、在数据结构中，队列是一种特殊的线性表，其特点是先进先出（FIFO）。
若在一个初始为空的队列中按照顺序插入元素A、B、C、D，然后执行两次删除操作，再插入元素E、F，接着再次执行两次删除操作，此时队列的队首元素是：A. AB. BC. CD. F9、在关系数据库中，两个表之间的连接是一种生成新表的操作，它将第一个表中的行与第二个表中的行匹配。
如果连接操作没有找到匹配项，则返回NULL。
假设我们有两个表：Table1(A, B)，Table2(C, D)，其中A与C是连接字段。
计算机组成原理试题及答案
计算机组成原理试题及答案一、单项选择题（每题2分，共40分）1. 冯·诺依曼计算机结构中，CPU的主要组成部分是（）。
A. 运算器和控制器B. 存储器和控制器C. 存储器和输入/输出设备D. 运算器和存储器答案：A2. 在计算机系统中，指令和数据均以二进制形式存储，这是基于（）原理。
A. 布尔代数B. 二进制数C. 存储程序D. 程序存储答案：C3. 计算机中，一个字节由（）位二进制数组成。
A. 4B. 8C. 16D. 32答案：B4. 计算机存储器的层次结构中，速度最快的是（）。
A. 寄存器B. 缓存C. 内存D. 外存答案：A5. 在计算机中，浮点数的表示通常采用（）。
A. IEEE 754标准B. ASCII码C. Unicode编码D. 格雷码答案：A6. 计算机中，用于表示字符的编码是（）。
A. ASCII码B. BCD码C. 格雷码D. 补码答案：A7. 计算机的总线按功能可分为（）。
A. 数据总线、地址总线和控制总线B. 输入总线、输出总线和控制总线C. 并行总线、串行总线和控制总线D. 内部总线、外部总线和控制总线答案：A8. 在计算机系统中，I/O设备通过（）与CPU进行数据交换。
A. 内存B. 总线C. 寄存器D. 缓存答案：B9. 计算机中，用于实现程序控制的部件是（）。
A. 运算器B. 控制器C. 存储器D. 输入/输出设备答案：B10. 计算机中，用于存储程序和数据的部件是（）。
A. 运算器B. 控制器C. 存储器D. 输入/输出设备答案：C11. 计算机中，用于执行算术和逻辑运算的部件是（）。
A. 运算器B. 控制器C. 存储器D. 输入/输出设备答案：A12. 计算机中，用于控制程序执行顺序的部件是（）。
A. 运算器B. 控制器C. 存储器D. 输入/输出设备答案：B13. 计算机中，用于存储当前正在执行的指令的部件是（）。
A. 运算器B. 控制器C. 存储器D. 寄存器答案：D14. 计算机中，用于存储指令和数据的部件是（）。
计算机组成原理 存储器层次结构 考研真题及例题解析.
存储器层次结构真题及例题解析在本章的内容中，需要重点掌握的有存储器的组成、Cache的映像等。
本节按照研究生入学考试的试题样式，参考历年的真题和全国40所高校的研究生入学试题，组织了相关的真题及解析，供参考。
一、单项选择题例题1：某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
每个主存块大小为32字节，按字节编址。
主存129号单元所在主存块应装入到的Cache组号是（1）。
[200 9年试题14]（1）A．0 B．2 C．4 D．6例题1分析组相联映射方式是将某一主存块j按模Q（Q是Cache的组数）映射到Cache的第i组中的任一块，即i = j mod Q。
根据题目条件可知，Q=16/2=8组。
因为每个主存块大小为32字节，按字节编址，所以主存129号单元所在的主存块号为4（注意：从0开始计数），所以i=4 mod 8=4。
每个主存块大小为32字节,4位，每组2块8位，129/8=16例题1答案：C例题2：某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。
现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（2）。
[2009年试题15]（2）A．1、15 B．2、l5 C．1、30 D．2、30例题2分析因为1B=8位，ROM区的总大小为4KB，即为4K×8位，那么需要的ROM芯片数为：(4K×8位) /(2K×8位)=2片。
64KB-4KB =60KB，即60K×8位，那么需要的RAM芯片数为：(60K×8位)/(4K×4位)=30片。
例题2答案：D例题3：假设某计算机的存储系统由Cache和主存组成。
某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（3）。
计算机组成原理——主存储器考研题
计算机组成原理——主存储器考研题（2009）14.某计算机的Cache共有16块，采⽤2路组相联映射⽅式（即每组2块）。
每个主存块⼤⼩为32字节，按字节编制。
主存129号单元所在主存块应装⼊到的Cache组号是A.0B. 2C. 4D.6答案：C考点：Cache组相联映射⽅式主存按字节变址，第129号单元代表第129个字节。
主存129单元，所在的块号为129/32=4(从0开始编号)；由于Cache共有16块，采⽤2路组相联，因此共有8组，0，1，2， (7)主存的某⼀字块按模8映像到Cache某组的任⼀字块中，即主存的第0，8，16…字块可以映像到Cache第0组2个字块的任⼀字块中，⽽129号单元是位于第4块主存块中，因此将映射到Cache第4组2个字块的任⼀字块中。
21.假设某计算机的存储系统由 Cache 和主存组成，某程序执⾏过程中访存 1000 次，其中访问 Cache 缺失（未命中）50 次，则 Cache 的命中率是A 5% B.9.5%C. 50%D.95%答案：D考点：Cache命中率的计算（2010）17.下列命令组合情况，⼀次访存过程中，不可能发⽣的是( )A.TLB未命中，Cache未命中，Page未命中B.TLB未命中，Cache命中，Page命中C.TLB命中，Cache未命中，Page命中D.TLB命中，Cache命中，Page未命中答案：D考点：TLB，Cache，Page的含义。
TLB即为快表，快表只是慢表(Page)的⼩⼩副本，因此TLB命中，必然Page也命中，⽽当Page命中，TLB则未必命中，故D不可能发⽣；⽽Cache的命中与否与TLB、Page的命中与否并⽆必然联系。
（2012）17．假设某计算机按字编址，Cache 有 4 个⾏，Cache 和主存之间交换的块为 1 个字。
若 Cache 的内容初始为空，采⽤ 2 路组相联映射⽅式和 LRU 替换算法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
存储器层次结构真题及例题解析在本章的内容中，需要重点掌握的有存储器的组成、Cache的映像等。
本节按照研究生入学考试的试题样式，参考历年的真题和全国40所高校的研究生入学试题，组织了相关的真题及解析，供参考。
一、单项选择题例题1：某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
每个主存块大小为32字节，按字节编址。
主存129号单元所在主存块应装入到的Cache组号是（1）。
[200 9年试题14]（1）A．0 B．2 C．4 D．6例题1分析组相联映射方式是将某一主存块j按模Q（Q是Cache的组数）映射到Cache的第i组中的任一块，即i = j mod Q。
根据题目条件可知，Q=16/2=8组。
因为每个主存块大小为32字节，按字节编址，所以主存129号单元所在的主存块号为4（注意：从0开始计数），所以i=4 mod 8=4。
每个主存块大小为32字节,4位，每组2块8位，129/8=16例题1答案：C例题2：某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。
现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（2）。
[2009年试题15]（2）A．1、15 B．2、l5 C．1、30 D．2、30例题2分析因为1B=8位，ROM区的总大小为4KB，即为4K×8位，那么需要的ROM芯片数为：(4K×8位) /(2K×8位)=2片。
64KB-4KB =60KB，即60K×8位，那么需要的RAM芯片数为：(60K×8位)/(4K×4位)=30片。
例题2答案：D例题3：假设某计算机的存储系统由Cache和主存组成。
某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（3）。
[2009年试题21] （3）A．5% B．9.5% C．50% D．95%例题3分析程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，也就是说Cache完成存取的总次数为1000-50=950。
那么Cache的命中率=(1000-50)/1000=95%。
例题3答案：D例题4：假定用若干个2K×4位芯片组成一个8K×8位存储器，则地址0B1FH所在芯片的最小地址是（4）。
[2010年试题15]（4）A．0000H B．0600H C．0700H D．0800H例题4分析芯片的大小为2K×4位，而存储器的大小为8K×8位，不难得出要获得这样一个大小的存储器，需要8片2K×4位的芯片。
如果按字节编址，对应一个大小为8K×8位的存储器，需要13位地址，其中高3位为片选地址，低10位为片内地址，而题目给出的地址0B1FH转换为二进制为0 1011 0001 1111，其高3位为0 10，即片选地址为2。
因此，地址0B1FH对应第2片芯片，该芯片的起始地址（最小地址）为0 10 00 0000 0000，即0800H。
例题4答案：D例题5：下列有关RAM和ROM的叙述中，正确的是（5）。
[2010年试题16]I RAM是易失性存储器，ROM是非易失性存储器II RAM和ROM都采用随机存取方式进行信息访问III RAM和ROM都可用做CacheIV RAM和ROM都需要进行刷新（5）A．仅I和II B．仅II和III C．仅I，II，III D．仅II，III，IV例题5分析对于计算机系统中的存储器，常用的数据存取方式有顺序存取、直接存取、随机存取和相联存取四种。
其中RAM和ROM都是采用随机存取方式。
RAM具有读/写方便，使用灵活等优点，但断电后无法保存信息，因此只能用于暂存数据，可用于主存和高速缓冲存储器。
ROM的信息是固化在存储器中，断电后仍然能保存信息，信息不容易丢失。
但ROM中的信息只可读出，无法改写，当然不需要刷新。
一般用于存放系统程序BIOS和用于微程序控制，不适合用于读写频繁的Cache。
例题5答案：A例题6下列命令组合情况中，一次访存过程中，不可能发生的是（6）。
[2010年试题17]（6）A．TLB未命中，Cache未命中，Page未命中B．TLB未命中，Cache命中，Page命中C．TLB命中，Cache未命中，Page命中D．TLB命中，Cache命中，Page未命中例题6分析TLB是缓存曾经访问过的虚拟地址所指向的物理地址，以使将来快速得到相同物理地址的高速存储器，可以与Cache的作用相类比。
在一次访问存储器的过程中，如果能够Cache命中，很显然，说明就访问到了需要的页（Page），即Page命中。
同样的道理，如果能够TLB命中，也说明访问到了需要的页，如果这两者都命中，那么页肯定命中。
因此本题中选项D的情况是不可能发生的。
例题6答案：D例题7：下述关于存储器的描述中，正确的是（7）。
（7）A．CPU访存时间由存储器容量决定B．ROM和RAM在存储器中是统一编址的C．ROM中任一单元可随机性访问D．DRAM是破坏性读出，因此需要读后重写例题7分析随机存储器RAM中任何存储单元的内容都能随机存取，且存取时间和存储单元的物理位置无关。
由于存取原理的不同，又分为静态RAM和动态RAM。
静态RAM以触发器原理寄存信息，动态RAM 以电容充放电原理寄存信息，对动态RAM的读出是破坏性读出，因此需要读后重写。
只读存储器ROM只能对其存储的内容读出，而不能对其重新写入。
一般来说，CPU访问存储器的时间与存储器容量的大小无关（或者说关系很小），而是由存储单元的材料决定的。
例题7答案：D例题8：下面关于主存储器性能说法中，不正确的是（8）。
（8）A．衡量一个主存储器的性能指标主要有主存容量、存储器存取时间和存储周期B．指令中地址码的位数决定了主存储器可以直接寻址的空间C．存储器存取时间是指从启动一次存储器操作到完成该操作所经历的时间D．存储周期是指连续启动两次独立的存储器操作所需间隔的最小时间，通常存储周期略小于存取时间，其差别主要与主存储器的物理实现细节有关例题8分析衡量一个主存储器的性能指标主要有主存容量、存储器存取时间和存储周期。
指令中地址码的位数决定了主存储器可以直接寻址的空间。
存储器存取时间是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期是指连续启动两次独立的存储器操作所需间隔的最小时间，通常存储周期略大于存取时间，其差别主要与主存储器的物理实现细节有关。
例题8答案：D例题9：若一台计算机的字长为4个字节，则表明该机器（9）。
（9）A．能处理的数值最大为4位十进制数B．能处理的数值最多由4位二进制数组成C．在CPU中能够作为一个整体处理32位的二进制代码D．在CPU中运算的结果最大为232例题9分析字长是计算机内部一次可以处理的二进制数码的位数。
如果计算机的字长为4个字节，则说明该计算机在CPU中能够作为一个整体处理32位的二进制代码。
例题9答案：C例题10：现有存储器SRAM、DRAM、Cache以及寄存器、磁盘、磁带和光盘，存储容量由大到小，存取时间由快到慢的顺序为（10）。
（10）A．寄存器，Cache，SRAM，DRAM，磁盘，光盘，磁带B．Cache，寄存器，SRAM，DRAM，磁盘，光盘，磁带C．寄存器，Cache，DRAM，SRAM，磁盘，光盘，磁带D．寄存器，Cache，SRAM，DRAM，磁带，磁盘，光盘例题10分析计算机存储系统的层次结构如图3-19所示。
根据图3-19可知，存储器SRAM、DRAM、Cache以及寄存器、磁盘、磁带和光盘，存储容量由大到小，存取时间由快到慢的顺序为寄存器、Cache、SRAM、DRAM、磁盘、光盘、磁带。
例题10答案：A例题11：动态存储器DRAM 的刷新原则是（11）。
（11）A．各DRAM芯片轮流刷新B．各DRAM芯片同时刷新，片内逐位刷新C．各DRAM 芯片同时刷新，片内逐字刷新D．各DRAM芯片同时刷新，片内逐行刷新例题11分析为了使已写入存储器的信息保持不变，一般每隔一定时间必须对存储体中的所有记忆单元的栅极电容补充电荷，这个过程就是刷新。
刷新的时间间隔由栅极电容的泄放速度决定，一般选定MOS型动态存储器允许的最大刷新间隔为2ms。
刷新和重写是两个完全不同的概念，重写是随机的，某个存储单元只有在破坏性读出之后才需要重写，而刷新是定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息就会丢失。
无论是由刷新控制逻辑产生的地址逐行循环的刷新，还是芯片内部自动的刷新，都不依赖外部的访问，刷新对CPU是透明的。
刷新通常是一行一行地进行的，每一行中各记忆单元同时被刷新，故刷新操作时仅需要行地址，不需要列地址。
刷新操作类似于读出操作，但又有所不同，因为刷新操作仅是给栅极电容补充电荷，不需要输出信息，另外刷新不需要加片信号，即整个存储器中的所有芯片同时被刷新。
例题11答案：D例题12：在一个引入Cache的计算机主存中，已知Cache为16KB，主存为128MB，Cache中块的大小为1KB，当采用直接地址映像时，主存地址的二进制格式为（12）。
（12）A．7位区号，4位块号，1位内地址B．7位区号，16位块号，11位内地址C．13位区号，4位块号，10位内地址D．27位区号，14位块号，10位内地址例题12分析Cache容量为16KB，因为16KB=214，所以Cache的地址为14位。
Cache块的大小为1KB，所以块内地址10位，块地址为4位。
主存容量为128MB，因为128MB=227，所以主存的地址为27位。
Cache中块的大小为1KB，采用直接地址映像，则Cache可以分为16块，也就是说，主存的每个区（页）有16块，而主存一共有128MB/1KB=217块，即主存可以分为217/16=213个区，所以区号为13位。
例题12答案：C例题13：用于存储器的芯片有不同的类型。
可随机读写，且只要不断电，则其中存储的信息就可一直保存的，称为（13）。
可随机读写，但即使在不断电的情况下其存储的信息也要定时刷新才不致丢失的，称为（14）。
所存信息由生产厂家用掩膜技术写好后就无法再改变的称为（15）。
通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的，称为（16）。
通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的，称为（17）。
（13）A．RAM B．VRAM C．DRAM D．SRAM（14）A．RAM B．VRAM C．DRAM D．SRAM（15）A．EPROM B．PROM C．ROM D．CDROM（16）A．EPROM B．PROM C．ROM D．CDROM（17）A．E2PROM B．Flash Memory C．EPROM D．Virtual Memory例题13分析有关这些概念，在前面的章节中都已经介绍，下面直接给出这些存储器的区别，如表3-1所示。