专用集成电路和系统设计共63页文档
合集下载
专用集成电路设计
1、说明下图中电路所实现的逻辑功能。
UDD
A
B
D
E
C
A
F=？
E
B
C
D
26 01.12.2021
2、画出由静态逻辑门实现F=A+BC功能的电路。
实现不带“非”的逻辑功能至少要用2级逻辑门，即一 个AOI门加一个反相器。
27 01.12.2021
结语
谢谢大家！
6 01.12.2021
由此可见： (1)、 如果要求下降时间与标准反相器相同， 则要求RN1
减小一倍， 那么与非门的NMOS管的宽长比(W/L)N比标准反相器的 NMOS管的宽长比(W/L)ON要大一倍， 即
W 2W L N L ON 那么与非门NMOS管宽度W要比标准反相器的NMOS管大一倍。
8 01.12.2021
5. 与非门中的体效应
图中一个 NMOS的衬底不接地， 所以该管的
UBS<0, 存在体效应， 该管的阈值电压将比UBS=0 的NMOS管阈值电压要大， 约为：
U TH 2N U TH 0 N U TH U TH 0 N
U BS 2
UD D
VP2
VP1
F AB
A
VN 2
B
4.3.3 CMOS与或非门和或与非门设计
CMOS与或非门要实现的逻辑函数为：F=AＢ+CD
1. 电路
(1) 、 NMOS 逻 辑 块 电 路 的 设 计 。 根 据 NMOS 逻 辑 块 “与串或并”的规律构成N逻辑块电路，如图 4-26所示。
A
C
A
C
AB
CD
B
D
B
D
图 4-26 NMOS逻辑块电路
集成电路课程设计(范例)
集成电路课程设计1. 目的与任务本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。
2. 设计题目与要求2.1设计题目及其性能指标要求器件名称：含两个2-4译码器的74HC139芯片 要求电路性能指标：（1） 可驱动10个LSTTL 电路（相当于15pF 电容负载）； （2） 输出高电平时，|I OH |≤20μA ，V OH ，min =4.4V ； （3） 输出底电平时，|I OL |≤4mA ，V OL ，man =0.4V ； （4） 输出级充放电时间t r =t f ，t pd ＜25ns ；（5） 工作电源5V ，常温工作，工作频率f work =30MHz ，总功耗P max ＝150mW 。
2.2设计要求1. 独立完成设计74HC139芯片的全过程；2. 设计时使用的工艺及设计规则： MOSIS:mhp_n12；3. 根据所用的工艺，选取合理的模型库；4. 选用以lambda(λ)为单位的设计规则；5. 全手工、层次化设计版图；6. 达到指导书提出的设计指标要求。
3. 设计方法与计算 3.1 74HC139芯片简介74HC139是包含两个2线-4线译码器的高速CMOS 数字电路集成芯片，能与TTL 集成电路芯片兼容，它的管脚图如图1所示，其逻辑真值表如表1所示：图1 74HC139芯片管脚图 表1 74HC139真值表片选 输入数据输出 C s A 1 A 0 Y 0 Y 1 Y 2 Y 3 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1××1111从图1可以看出74HC139芯片是由两片独立的2—4译码器组成的，因此设计时只需分析其中一个2—4译码器即可，从真值表我们可以得出Cs 为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。
西电专用集成电路设计系统设计
八十年代的电子系统设计
PE
系统
Math Controller
L2
IO
MEM
Bus
Graphics
• PCB集成 • 工艺无关
集成电路芯片
•亚微米级工艺 •依赖工艺 •基于标准单元互连 •主流CAD:门阵列
标准单元
世纪之交的系统设计
I/O Interface
PCI Interface
VRAM
Motion Processor Glue Core
• 计算机 • 通讯 • 压缩解压缩 • 加密与解密
集成电路走向系统芯片
• IP技术
– 软IP核：Soft IP (行为描述) – 固IP核：Firm IP (门级描述，网单) – 硬IP核：Hard IP(版图) • 通用模块
– CMOS DRAM – 数模混合：D/A、A/D – 深亚微米电路优化设计：在模型模拟的基础 上，对速度、功耗、可靠性等进行优化设计 – 最大工艺荣差设计：与工艺有最大的容差
微电子系统设计
ASIC设计方法
(3) 标准单元设计方法 (a) 标准单元的特点： 单元内部的每个器件结构均经过精心优化设计； 单元版图经过设计规则检查和电学性能验证； 每个单元版图均等高； 每个单元的“电源”和“地线”位置均对齐； 每个单元的输入输出均位于单元的上下两端。
标准单元的等高特点(例)
设 备
系统
IP
设 备
IC设计的分工
IC设计
分工： 系统设计 IP 设计
半导体产业的发展
Chipless
IC产业的重要分工
•
设计 与 制作 的分工
Fabless Foundry 系统设计师介入IC设计
专用集成电路设计
模拟集成电路 后端设计
模块级验证（DRC/ LVS） 寄生参数提取（xRC）
芯片集成
芯片级验证（DRC/ LVS） 寄生参数提取（xRC）
CMOS 模 拟 集 成 电 路 设 计
电路后仿真
芯片GDSI I 网表
TapeOut 芯片生产制造、 测试
14
概念需求研究与 模拟集成电路设计与EDA工具对应关系图
门级DFT设计 扫描测试电路插入
ATPG 测试向量生成
标准单元布局布线
版图验证 网表及参数提取
后仿真与时序分析
TapeOut
芯片生产制造、 测试
Ment or Model Si m/ Quest a
Synopsys VCS
Ment or MBI STAr chi t ect
Ment or BSDAr chi t ect Synopsys Desi gn Compi l er
芯片生产制造、测试
18
项目成果
•芯片设计方案文本（数字、模拟，共一份） •门级网表（数字、模拟） •版图数据（数字、模拟、混合） •项目报告
19
项目成果
仿真验证结果（三和弦音乐芯片）
20
项目成果
FPGA验证结果（三和弦音乐芯片）
21
项目成果
综合后结果（三和弦音乐芯片）
22
项目成果
布局布线后结果（三和弦音乐芯片）
边界扫描测试
高级 数字 系统 设计 与验
证
计 算 机 组 成 原 理
微机 原理 与接 口技
术
数 字 电 路
数字系统测试与 可测性设计
高级数字系统设 计与验证
芯片门级 网表
芯片级逻辑综合
专用集成电路设计方法讲义逻辑综合PPT课件
16
第16页/共91页
GTECH库
• 当DC将源代码读入时，设计转化为一种中间格式，由GTECH库中的组件和设计工具库构成。 • GTECH工艺库和设计工具库一样，是工艺无关的，帮助我们开发与工艺无关的组件。 • GTECH工艺库包含在文件gtech.db中
17
第17页/共91页
setup文件举例
• 简单地讲，所有用到的库都要放到link_library，因为DC自动到那 里去找；只有作综合用的库放在target_librar y中，象ROM, PAD 等不用综合的就不要放进去了。
15
第15页/共91页
设计工具库 (DesignWare Library)
• 设计工具库：Syno ps ys 公司提供的知识产权(IP, Intellec t ua l Proper t y) 库。 • 举例
• 按以上顺序依次读取setup文件，最后一个读取的setup文件将覆盖前面读
取的setup文件
11
第11页/共91页
工艺库
• 工艺库：生产线所提供的全部标准器件模型
• 由于不同生产线的加工环境不同，各种标准器件（如与 非门、或非门等）的工业参数会有差异，因此，每个生 产线都必须向市场提供自己的库。换句话说，设计单位 准备在哪条生产线上投片就必须使用该生产线的库进行 综合。不同工艺线的工艺技术是不同的，如0.25微米技 术和0.13微米技术，因此即使同一个工厂的不同工艺线 使用的工艺库也是完全不同的。
在elaborate设计的时候， 不能够定义结构
read命令和analyze & elaborate命令的不同之2处0
第20页/共91页
连接 (Link)
• 功能：将设计中调用的子模块与连接库中定义的模块建立对应关系 • 命令：link • 链接可以由link命令显式完成，也可在后面步骤的compile命令隐式完成 • 建议每次设计输入以后用link命令执行一次链接
第16页/共91页
GTECH库
• 当DC将源代码读入时，设计转化为一种中间格式，由GTECH库中的组件和设计工具库构成。 • GTECH工艺库和设计工具库一样，是工艺无关的，帮助我们开发与工艺无关的组件。 • GTECH工艺库包含在文件gtech.db中
17
第17页/共91页
setup文件举例
• 简单地讲，所有用到的库都要放到link_library，因为DC自动到那 里去找；只有作综合用的库放在target_librar y中，象ROM, PAD 等不用综合的就不要放进去了。
15
第15页/共91页
设计工具库 (DesignWare Library)
• 设计工具库：Syno ps ys 公司提供的知识产权(IP, Intellec t ua l Proper t y) 库。 • 举例
• 按以上顺序依次读取setup文件，最后一个读取的setup文件将覆盖前面读
取的setup文件
11
第11页/共91页
工艺库
• 工艺库：生产线所提供的全部标准器件模型
• 由于不同生产线的加工环境不同，各种标准器件（如与 非门、或非门等）的工业参数会有差异，因此，每个生 产线都必须向市场提供自己的库。换句话说，设计单位 准备在哪条生产线上投片就必须使用该生产线的库进行 综合。不同工艺线的工艺技术是不同的，如0.25微米技 术和0.13微米技术，因此即使同一个工厂的不同工艺线 使用的工艺库也是完全不同的。
在elaborate设计的时候， 不能够定义结构
read命令和analyze & elaborate命令的不同之2处0
第20页/共91页
连接 (Link)
• 功能：将设计中调用的子模块与连接库中定义的模块建立对应关系 • 命令：link • 链接可以由link命令显式完成，也可在后面步骤的compile命令隐式完成 • 建议每次设计输入以后用link命令执行一次链接
集成电路设计.pptx
双极晶体管和MOS晶体管都可用作有源电阻
MOS管有源电阻器
IDS I
I
VGS V VTP
DI
O
S
+
G+
G
V -
V-
O
I
S
D
VTN V VGS
IDS
(a)
(b)
MOS有源电阻及其I-V曲线
第23页/共66页
晶体管有源寄生电阻
双极晶体管集电区电阻 集成电路中集电区电阻Rc要比分立管的大。Rc的增大 会影响高频特性和开关性能。
第2页/共66页
Tox
N+
P
sio2
金 属
NP金s+io属2
纵向结构
横向结构
MOS 电容电容量
Cox=
Aε0 εsio2
Tox
Tox: 薄氧化层厚度；A: 薄氧化层上 金属电极的面积。
一般在集成电路中Tox 不能做的太薄，所以要想提高电容量，只能增加面积。 N+层为 了减小串联电阻及防止表面出现耗尽层。
集成电路中要制作一个30 pF的MOS电容器， 所用面积相当于25个晶体管的面积。
第3页/共66页
MOS电容 N+
SiO2 P+
AL
N+ N-epi
P-SUB
Al P+
第4页/共66页
❖ PN结电容 在PN结反偏时的势垒电容构成的电容器
❖ PN结电容与 MOS电容的数量级相当。
+
-
N+
P
N
外
P衬
第39页/共66页
第40页/共66页
CMOS反 相器工作 原理
输入端高电平时：
MOS管有源电阻器
IDS I
I
VGS V VTP
DI
O
S
+
G+
G
V -
V-
O
I
S
D
VTN V VGS
IDS
(a)
(b)
MOS有源电阻及其I-V曲线
第23页/共66页
晶体管有源寄生电阻
双极晶体管集电区电阻 集成电路中集电区电阻Rc要比分立管的大。Rc的增大 会影响高频特性和开关性能。
第2页/共66页
Tox
N+
P
sio2
金 属
NP金s+io属2
纵向结构
横向结构
MOS 电容电容量
Cox=
Aε0 εsio2
Tox
Tox: 薄氧化层厚度；A: 薄氧化层上 金属电极的面积。
一般在集成电路中Tox 不能做的太薄，所以要想提高电容量，只能增加面积。 N+层为 了减小串联电阻及防止表面出现耗尽层。
集成电路中要制作一个30 pF的MOS电容器， 所用面积相当于25个晶体管的面积。
第3页/共66页
MOS电容 N+
SiO2 P+
AL
N+ N-epi
P-SUB
Al P+
第4页/共66页
❖ PN结电容 在PN结反偏时的势垒电容构成的电容器
❖ PN结电容与 MOS电容的数量级相当。
+
-
N+
P
N
外
P衬
第39页/共66页
第40页/共66页
CMOS反 相器工作 原理
输入端高电平时：
集成电路课程设计报告书
查找表必须具有充分的分辨率，保证由DAC量化误差产生的输出波形中的直流误差在控制的围，这就需要查找表比10位DAC多两位。 查询表的输出再被截断成10位后输入到 DAC，DAC再输出两个互补的电流。
3．数模转换器
查询表的输出再被截断成10位后输入到 DAC，DAC再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻R调节， 调节关系为Iset =32( 1.248V／RSET),R的典型值是 3.9KΩ。将DAC的输出经低通滤波后接到AD9850部的高速比较器上即可直接输出一个抖动很小的方波。AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出，此正弦波可直接用作频率信号源或经部的高速比较器转换为方波输出。在125 MHz的时钟下，32位的频率控制字可使AD9850的输出频率分辨率达0.0291H z ；并具有 5位相位控制位，而且允许相位按增量180o、90o、 45o22.5o、11.25o或 这些值的组合进行调整。
引 言
随着“软件无线电”技术和数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的技术——直接数字合成器（Direct Digital Synthesizer。DDS）被广泛应用。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。美国AD公司推出的高集成度的采用先进的CMOS技术的直接频率合成器AD9850是DDS技术的典型产品之一。AD9850是高稳定度的直接数字频率合成器件，部 数据输入寄存器、可编程DDS系统、高性能数/模转换器（DAC）及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器，如接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的正弦信号。AD9850中包含高速比较器，正弦波也可直接用作频率信号源，也可通过比较器转换成方波，作为时钟输出。本文主要介绍了高集成度频率合成器 A D9 8 5 0的工作原理、主要特点及其与 MCS51单片机的接口及应用设计。
3．数模转换器
查询表的输出再被截断成10位后输入到 DAC，DAC再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻R调节， 调节关系为Iset =32( 1.248V／RSET),R的典型值是 3.9KΩ。将DAC的输出经低通滤波后接到AD9850部的高速比较器上即可直接输出一个抖动很小的方波。AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出，此正弦波可直接用作频率信号源或经部的高速比较器转换为方波输出。在125 MHz的时钟下，32位的频率控制字可使AD9850的输出频率分辨率达0.0291H z ；并具有 5位相位控制位，而且允许相位按增量180o、90o、 45o22.5o、11.25o或 这些值的组合进行调整。
引 言
随着“软件无线电”技术和数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的技术——直接数字合成器（Direct Digital Synthesizer。DDS）被广泛应用。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。美国AD公司推出的高集成度的采用先进的CMOS技术的直接频率合成器AD9850是DDS技术的典型产品之一。AD9850是高稳定度的直接数字频率合成器件，部 数据输入寄存器、可编程DDS系统、高性能数/模转换器（DAC）及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器，如接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的正弦信号。AD9850中包含高速比较器，正弦波也可直接用作频率信号源，也可通过比较器转换成方波，作为时钟输出。本文主要介绍了高集成度频率合成器 A D9 8 5 0的工作原理、主要特点及其与 MCS51单片机的接口及应用设计。
专用集成电路概念及设计流程共24页文档
Synopsys
Designcompiler
Mentor Graphics Modelsim
DFT-Compiler
TetraMAX
13
与目前IC技术相应的主要数据
• 元件数/芯片– 1000万晶体管/die • 芯片面积(mm2) – 1-100mm2 • 硅片直径(mm) –20mm ( 8英寸)/wafer • 特征线宽(μm) – 0.18μm, 90nm /CD • 结深(μm) – 0.2 μm / xj • 栅氧化层厚度(nm) – 5nm (50A) / d • 工作电压(V) – 3.3V,1.8V • 速度功耗乘积(μJ) --
18
降低成本的方法(cont.)
• 增大n:
– 增大wafer尺寸( 2英寸 4英寸 5英寸 8英寸 12英寸…)
这种方法需要工艺设备更新换代的支持, 工艺设备的更新 换代反过来使每一大园片的加工成本Cp也有所提高
– 减小芯片面积, 使得在相同直径的大圆片上可 以做更多的芯片电路
这种方法会不断要求工艺特征尺寸变小(0.6um 0.35um 0.18um 0.09um…), 加工成本Cp也会有所提高
版图绘制 Virtuoso
版图验证及 Diva 参数提取 Dracula
Mentor Graphics Calibr
11
后端设计
12
数字集成电路设计常用工具
公司 逻辑仿真 逻辑综合
Cadence NC-Sim
布局布线 SE Encounter
时序验证 Pearl 可测性设计
19
在确定工艺下减小芯片面积的方法
① 优化的逻辑设计 -- 用最少的逻辑部件完成最多的 系统功能。本课程中介绍的乘法器、平方器的优 化设计就是一些典型实例。