基于CPLD的频率计设计
基于CPLD的频率计设计(毕业设计)
山东理工大学毕业设计（论文）题目：基于CPLD的频率计设计学院：电气与电子工程学院专业：电子信息工程学生姓名：学号:指导教师：毕业设计（论文）时间：二О一三年 2月 20日～ 6 月8日共 16 周I摘要频率检测是电子领域里最基本的测量，也是最重要的测量。
由于频率信号抗干扰能力强、易于传输，可以得到相对较高的测量精度，因此频率测量方法的研究也受到越来越多的关注。
基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，本次设计中共提出了四种设计方案，通过论证最终决定用等精度的测量方法来完成本次频率计的设计。
在本次设计中选择AT89C51单片机和CPLD的结合来实现。
其中单片机完成整个测量电路的测试控制、数据处理和显示输出;CPLD主要完成频率测量功能，频率的测量范围在1HZ—1MHZ之间，其中测量误差在1HZ;键盘信号由AT89C51单片机进行处理，它从CPLD读回计数数据并进行运算，向显示电路输出测量结果;显示器电路采用5段LED动态显示，由1个74HC138译码器和74HC573锁存器驱动5个数码管。
关键词: 频率计，EDA技术，CPLD，单片机，等精度测量IAbstractFrequency detection is the most basic in the electronics field measurement, which is the most important measurement. Due to frequency signal transmission, strong anti-jamming capability, easy can get relatively high measurement precision, so frequency measurement methods of research have also been more and more attention. Based on the traditional principle of frequency meter frequency measurement accuracy will be along with the decline of the measured signal frequency is reduced, the design of the communist party of China puts forward four kinds of design scheme, through the argument finally decided to use equal precision measurement method to complete the design of frequency meter.In this design choose the combination of the AT89C51 single-chip microcomputer and CPLD to implement. The single-chip microcomputer control, the entire measurement circuit test data processing and display output; CPLD main complete frequency measurement function, frequency of measurement range between 1 hz to 1 MHZ, which measurement error in 1 hz; Keyboard signals are processed using single-chip computer AT89C51, it read back from CPLD count data and calculation, the measurement results to display circuit output; 5 LED dynamic display, display circuit used by 1, 74 hc138 decoder and 74 hc573 latch drive five digital tube.Key Words: frequency meter, EDA technologythe, CPLD and single chip microcomputer, such as precision measurementII目录摘要 (I)Abstract (II)第一章概述 ......................................... 错误！未定义书签。
基于cpld数字频率计的设计
摘要本文主要论述了利用CPLD进行测频计数，单片机实施控制实现多功能频率计的设计过程。
该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。
等精度的测量方法不但具有较高的测量精度，而且在整个频率区域保持恒定的测试精度。
该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数。
利用单片机完成整个测量电路的测试控制、数据处理和显示输出。
并详细论述了硬件电路的组成和单片机的软件控制流程。
其中硬件电路包括键控制模块、显示模块、输入信号整形模块以及单片机和CPLD主控模块。
本文详细论述了系统自上而下的设计方法及各部分硬件电路组成及单片机、CPLD的软件编程设计。
使用以GW48-CK EDA实验开发系统为主的实验环境下进行了仿真和验证，达到了较高的测量精度。
关键词: 频率计，EDA技术，CPLD，单片机IAbstractThis article discusses the use of frequency counts for CPLD, microcontroller control to achieve the implementation of the design process of multi-frequency meter. The use of such precision frequency meter design ways to overcome the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signa l frequency decreases the shortcomings. And other precision measurement method not only has high accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count .I used SUM complete the measurement circuit control, data processing and display output. Then I discussed about the composition of hardware and microcontroller software control flow. The hardware circuit includes key control module, display module, the input signal shaping module and MCU and CPLD control module.This paper has particularly described the top-to-bottom design method of the system, the circuit composite of the hardware and the software program device of CPLD and single chip computer. Under the test environment of the system developed by GW48-CK EDA experiment, the precision and velocity of the measurement have been obtained after the simulation and the test of the hardware.KEYWORDS: Frequency meter, EDA technique, CPLD, Single chip computerII目录摘要 (I)Abstract (II)目录 (III)第一章引言 (4)第二章硬件电路设计 (5)3.1 系统顶层电路设计 (5)3.2 测频模块的工作原理及设计........... 错误!未定义书签。
(完整word版)基于CPLD的频率计
四川理工学院小组成员：梁天德、傅青云、杨文科指导老师：徐金龙设计一个4位十进制数字显示的数字式频率计,用来测量输入信号的频率。
基本要求如下：（1）4位十进制数字显示的数字式频率计，其频率测量范围为1Hz～9999kHz；（2）有1～9999Hz和10～9999kHz两个量程，并用LED指示；（2）频率计能根据测试信号的频率进行量程能够自动转换。
（3）采用记忆显示方式，即在计数过程中不显示测试数据，待计数过程结束后显示测试结果，并将此结果保持到下一次计数结束，显示时间不小于1S；当输入的信号大于9999kHz 时，输出显示全H。
方案：频率的定义：信号在1秒内的变化次数。
对信号进行放大、整形，以方波的形式作为CPLD计数的输入。
需要产生1秒的阀门计数信号，控制CPLD的计数时间，可由8MHz时钟信号分频得到。
使用量程1(1~9999Hz)时,直接对方波信号进行计数，1秒内计数的到的值就是信号的频率，并在四位数码管上显示。
使用量程2（10~9999kHz）时，需要对信号进行1k分频，在1秒内对分频后的信号进行计数，计数的值就是当前信号的频率除以1k,并用四位数码管显示，注意当前量程单位是kHz,用LED指示。
量程自动切换：系统启动默认为量程1，在以后运行中，可以通过当前的计数值、量程、溢出标识来判断下一次应选择的计数的分频比、量程状态指示、绝对溢出显示，可通过组合逻辑来实现。
硬件电路信号放大整形8MHz系统时钟产生EPM7128SLC84-15 管脚配置量程指示4位数码管显示ISP下载系统电源软件部分(max+plus2环境)整体框架：信号输入，时钟输入，计数、量程控制核心，量程输出，4位数码管动态输出核心。
下面解剖计数、量程控制核心时钟信号。
被测信号输入：根据量程选择是否进行1K分频频率计计数核心：由4个BCD计数器74160和4个锁存器构成，注意虽然计数器清零信号和锁存器锁存信号都是1Hz，但是清零信号要比锁存信号晚一个时钟周期（1/8MHz）。
基于CPLD和单片机的等精度数字频率计设计
基于CPLD和单片机的等精度数字频率计设计李莉;熊晶【期刊名称】《现代电子技术》【年(卷),期】2015(000)010【摘要】According to the phase coincidence theory,the equal precision digital cymometer was improved. The standard frequency signal and the frequency under test are counted in the same time by means of the phase coincidence theory,and then ±1 periodic error is eliminated when standard frequency signal is counted. This system is composed of threeparts:amplification and rectification,counting with CPLD(detection of the phase coincidence point is completed in it),and frequency calculation and display (which is completed with single chip AT89C51). The simulation software Max+Plus Ⅱ is used for simulation of CPLD,and the software Protues is used for simulation of single chip microcontroller(SCM). The experiment results show that the cymometer has the advantages of high measuring precision and good operation stability,when the frequency under test is in the range of 1 Hz~10 MHz.%根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率信号和待测频率的计数同时开始，消除了对标准频率信号计数时±1个周期的误差。
基于CPLD和单片机的频率计设计
正文：
一、实验设计原理
1.1实验基本框架
图一
传统的测频原理是在一定的时间间隔T内测某个周期信号的重复变化次数N，其频率可表示为f=N/T，其原理框图如图2所示。这种测量方式的精度随被测信号频率的下降而降低。
{
Counter = 0;
TMOD = 0x11; //定时器工作方式
TH0 = T0_High_Init;
TL0 = T0_Low_Init; //设置定时器初值
TR0 = 1; //启动定时器
ET0 = 1; //允许定时器中断
EA = 1; //开中断
}
//延时
void delay()
{
int ti;
基于CPLD和单片机的频率计设计
引言：
随着电子技术和计算机技术的不断发展，以单片机为核心的测量控制系统层出不穷。在被测信号中，较多的是模拟和数字开关信号，而且还经常遇到以频率为参数的被测信号，例如流量、转速、晶体压力传感器以及经过参变量一频率转换后的信号等。本次试验采用测频法，通过方案优化，达到了较高的精度。
Dig_sel1 = 0;
Dig_sel0 = 0;
delay();
indata = P0;
Digit7 = indata & 0x0f;
Dig_sel0 = 1;
delay();
indata = P0;
Digit6 = indata & 0x0f;
Dig_sel1 = 1;
基于cpld的频率计设计
本科生毕业设计基于CPLD的频率计设计Design of the Frequency Meter based on CPLD学生姓名专业学号指导教师学院毕业设计（论文）原创承诺书1．本人承诺：所呈交的毕业设计（论文）《基于CPLD的频率计设计》，是认真学习理解学校的《长春理工大学本科毕业设计（论文）工作条例》后，在教师的指导下，保质保量独立地完成了任务书中规定的内容，不弄虚作假，不抄袭别人的工作内容。
2．本人在毕业设计（论文）中引用他人的观点和研究成果，均在文中加以注释或以参考文献形式列出，对本文的研究工作做出重要贡献的个人和集体均已在文中注明。
3．在毕业设计（论文）中对侵犯任何方面知识产权的行为，由本人承担相应的法律责任。
4．本人完全了解学校关于保存、使用毕业设计（论文）的规定，即：按照学校要求提交论文和相关材料的印刷本和电子版本；同意学校保留毕业设计（论文）的复印件和电子版本，允许被查阅和借阅；学校可以采用影印、缩印或其他复制手段保存毕业设计（论文），可以公布其中的全部或部分内容。
以上承诺的法律结果将完全由本人承担！作者签名：• 年•• 月•••日摘要频率测量是电子测量领域最基本也是最重要的测量之一。
但基于传统测频原理的频率计在测频时测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性。
因此，本文提出了一种基于CPLD的数字频率计的设计方法。
该设计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入，把CPLD具有的编程灵活，适用范围宽，价格大众化等优点用于实现频率计的设计。
该频率计采用先进的EDA技术及自上而下的设计，使用流行的VHDL语言编程，并在Max+plusII软件平台上进行编译仿真。
经过硬件调试和软件仿真后结果证明此设计方案符合毕设要求和技术参数。
关键词：频率计 EDA技术 CPLDABSTRACTFrequency measurement is the most basic electronic and also one of the most important measure in the measurement field. But the accuracy of frequency meter which is based on the traditional principle will vary depending on the measured signal frequency and the lower, has great limitations in the practical in frequency measurement. Therefore, this article puts forward a design method of digital frequency meter based on CPLD. The advantage such as the CPLD programming flexibility, wide applicable scope, and the popular price etc, are used to implement the frequency meter design by the simple circuit design, the fully excavate of software potential, the precision in low frequency measurement, and the effectively prevent of the invasion of the interference. The frequency meter design which is from top to bottom adopts the advanced EDA technology and popular VHDL language programming, and compiling on Max + plusII software platform simulation.Key words: frequency meter; EDA; CPLD目录摘要 (I)ABSTRACT .......................................................... I I 第1章绪论 .. (1)1.1背景 (1)1.2频率计设计的目的和意义 (1)1.3论文所做的工作及研究内容 (2)第2章设计环境介绍 (3)2.1EDA技术的发展及VHDL简介 (3)2.1.1 EDA技术的发展 (3)2.1.2 VHDL简介 (3)2.1.3 CPLD器件及其特点 (4)2.2基于EDA的CPLD/FPGA设计流程 (4)2.2.1 设计输入 (4)2.2.2 综合 (5)2.2.3 适配 (5)2.2.4 时序仿真与功能仿真 (5)2.2.5 编程下载 (5)2.2.6 硬件测试 (5)2.3M AX+P LUSⅡ开发工具 (6)2.3.1 Max+PlusⅡ开发系统的特点 (6)2.3.2 Max+PlusⅡ的功能 (6)2.3.3 Max+PlusⅡ的设计过程 (6)第3章频率计的设计原理及方案 (8)3.1频率计的设计原理 (8)3.1.1 直接测频法原理 (9)3.1.2 等精度测频法原理 (9)3.2频率计的设计方案 (10)3.2.1 基于直接测频法的设计方案 (10)3.2.2 基于等精度测频法的设计方案 (11)第4章频率计硬件与软件 (14)4.1频率计硬件 (14)4.1.1 电源部分 (14)4.1.2 整形部分 (15)4.1.3 CPLD芯片 (15)4.1.4 显示部分 (16)4.1.5 键盘部分 (17)4.2频率计软件 (18)4.2.1 分频器模块 (18)4.2.2 闸门定时模块 (19)4.2.3 测频控制信号发生器模块 (20)4.2.4 计数器模块 (22)4.2.5 锁存器模块 (23)4.2.6 显示模块 (24)第5章调试 (25)5.1硬件调试 (25)5.1.1 静态调试 (25)5.1.2 连机仿真、在线动态调试 (25)5.2软件调试 (26)参考文献 (28)致谢 (29)附录1 设计源程序 (30)直接测频法 (30)等精度测频法 (33)附录2 电路图 (44)基于CPLD的频率计顶层电路设计图（1）---直接测频法 (44)基于CPLD的频率计顶层电路设计图（2）---等精度测频法 (45)基于CPLD的频率计硬件电路设计图（3）---直接测频法 (46)基于CPLD的频率计硬件电路设计图（4）---等精度测频法 (47)第1章绪论1.1 背景20世纪后期，随着信息技术、电子技术的飞速发展，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会信息化程度的大大提高和社会生产力的发展。
基于CPLD的简易数字频率计.doc
基于CPLD的简易数字频率计. .等级:课程设计课程名称嵌入式系统课程设计课题名称基于CPLD的简易数字频率计专业电子信息工程班级电信1303学号xxxxxxxxxxxxxxxxxxxx姓名XX指导老师陈爱萍XXXX年12月XXXX年12月18日-XXXX年12月30日（17、18周）教研室意见意见：同意审核人：刘望军一、任务及要求CPLD为复杂可编程逻辑器件，通过EDA 技术对其进行编程，设计数字频率计，并最终完成电路的编程调试。
具体要求如下：数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号的频率，还可以测量如机械振动次数、物体转动次数、单位时间里经过传送带的产品数量等多种物理量。
技术指标：（１）、频率测量范围：1/10——9999Hz。
（２）、输入被测信号幅度Vit20,q=se);end architecture art;通过元件例化语句生成的元件图3-7、18周）教研室意见意见：同意审核人：刘望军一、任务及要求CPLD为复杂可编程逻辑器件，通过EDA技术对其进行编程，设计数字频率计，并最终完成电路的编程调试。
具体要求如下：数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号的频率，还可以测量如机械振动次数、物体转动次数、单位时间里经过传送带的产品数量等多种物理量。
技术指标：（１）、频率测量范围：1/10——9999Hz。
（２）、输入被测信号幅度Vit20,q=se);end architecture art;通过元件例化语句生成的元件图3：图3-2总体仿真波形图四.总体电路图图4-1总体电路图五.设计调试1.软件调试与硬件调试 1.1软件调试仿真时，打开软件Quartus II，建立工程文件，然后新建7个VHDL 文件。
保存后，编译，无误后及可以仿真了。
仿真时最好每个模块单独分开仿真，这样不容易出错。
可以用默认的end time。
对时钟频率clk不宜过小，最好不要小于1ns否则可能出错，导致无仿真图。
基于cpld的频率测量计
基于cpld的频率测量计一、引言频率是指单位时间内重复发生的事件次数，是电子工程学中经常用到的概念之一。
例如，计算机系统中的频率就是指每秒钟的时钟脉冲数量。
而在电子测试和测量领域中，频率的测量也是非常重要的。
本文将介绍一种基于CPLD（Complex Programmable Logic Device）的频率测量计，它采用了基于数字技术的方法，能够非常准确地测量输入信号的频率。
二、系统设计CPLD是一种可编程逻辑器件，它可以根据用户的需求进行逻辑设计和综合实现。
该器件具有可重复使用性强、可编程性高、芯片密度大的特点，因此被广泛用于数字电路设计中。
在该频率测量计中，我们选用了普遍使用的CPLD型号——EPM240-F100C5。
系统设计中的各个部分功能如下所示：1. 信号输入模块：该模块用于接收原始的输入信号。
它实现了输入信号的滤波和防抖，保证了输入信号的稳定性。
在该模块中，我们使用了RC滤波电路和Schmitt触发器，对输入信号进行处理，以保证信号质量。
2. 信号计数模块：该模块用于对输入信号进行计数，并通过一个计数器来实现。
当计数器的值达到一定值时，我们就可以计算出输入信号的频率。
在该模块中，我们使用了CE （Clock Enable）触发器来实现计数器的计数功能，具有同时输入时钟和使能信号的特点。
3. 数字显示模块：该模块用于将测量出的频率通过数字方式显示出来。
我们采用了常见的七段数码管进行显示。
在该模块中，我们通过对七段数码管的控制来实现数字的显示。
4. 系统控制模块：该模块用于对整个测量系统进行控制和管理。
它包括开关机控制、复位控制、频率计算等功能。
我们使用了一个简单的有限状态机（FSM）来控制这部分功能。
三、实现过程除了上述四个模块之外，该频率测量计还需要使用一些额外的器件，如RC滤波电路、Schmitt触发器、CE触发器、七段数码管等。
这些器件的选型和接线将直接影响到最终的测量结果，因此要特别注意。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
山东理工大学毕业设计（论文）题目：基于CPLD的频率计设计学院：电气与电子工程学院专业：电子信息工程学生姓名：学号:指导教师：毕业设计（论文）时间：二О一三年 2月 20日～ 6 月8日共 16 周I摘要频率检测是电子领域里最基本的测量，也是最重要的测量。
由于频率信号抗干扰能力强、易于传输，可以得到相对较高的测量精度，因此频率测量方法的研究也受到越来越多的关注。
基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，本次设计中共提出了四种设计方案，通过论证最终决定用等精度的测量方法来完成本次频率计的设计。
在本次设计中选择AT89C51单片机和CPLD的结合来实现。
其中单片机完成整个测量电路的测试控制、数据处理和显示输出;CPLD主要完成频率测量功能，频率的测量范围在1HZ—1MHZ之间，其中测量误差在1HZ;键盘信号由AT89C51单片机进行处理，它从CPLD读回计数数据并进行运算，向显示电路输出测量结果;显示器电路采用5段LED动态显示，由1个74HC138译码器和74HC573锁存器驱动5个数码管。
关键词: 频率计，EDA技术，CPLD，单片机，等精度测量IAbstractFrequency detection is the most basic in the electronics field measurement, which is the most important measurement. Due to frequency signal transmission, strong anti-jamming capability, easy can get relatively high measurement precision, so frequency measurement methods of research have also been more and more attention. Based on the traditional principle of frequency meter frequency measurement accuracy will be along with the decline of the measured signal frequency is reduced, the design of the communist party of China puts forward four kinds of design scheme, through the argument finally decided to use equal precision measurement method to complete the design of frequency meter.In this design choose the combination of the AT89C51 single-chip microcomputer and CPLD to implement. The single-chip microcomputer control, the entire measurement circuit test data processing and display output; CPLD main complete frequency measurement function, frequency of measurement range between 1 hz to 1 MHZ, which measurement error in 1 hz; Keyboard signals are processed using single-chip computer AT89C51, it read back from CPLD count data and calculation, the measurement results to display circuit output; 5 LED dynamic display, display circuit used by 1, 74 hc138 decoder and 74 hc573 latch drive five digital tube.Key Words: frequency meter, EDA technologythe, CPLD and single chip microcomputer, such as precision measurementII目录摘要 (I)Abstract (II)第一章概述 .......................................... 错误!未定义书签。
第二章系统设计方案与论证 . (3)2.1 测量原理 (3)2.1.1 直接测频法 (3)2.1.2 测周期法 (4)2.1.3 倍频法 (4)2.1.4 等精度测频法 (4)2.2 系统设计指标 (6)2.3 系统总体设计框图 (6)第三章硬件电路设计 (8)3.1系统的组成 (8)3.2 系统的基本工作方式 (9)3.3 CPLD测频专用模块 (9)3.3.1 CPLD的结构与功能介绍 (9)3.3.2 CPLD测频专用模块逻辑设计 (10)3.3.2.1测频/测周期的实现 (11)3.3.2.2控制部件设计 (11)3.3.2.3计数部件设计 (12)3.3.2.4脉冲宽度测量和占空比测量模块设计 (12)3.4 单片机主控模块硬件电路设计 (13)3.4.1 AT89C51单片机 (13)3.4.3七段LED数码管 (18)3.4.4 74HC573锁存器 (19)3.4.5 单片机与LED显示模块的设计 (19)第四章单片机控制与运算程序的设计 (22)4.1程序流程图及相关程序 (22)结论 (28)参考文献 (29)致谢 (30)III第一章概述测频一直以来都是电子和通讯系统工作的重要手段也是重要内容。
在生活中，频率的测量随处可见，每天都在接触，并且可以直接或间接地根据测量频率来获取我们想要得到的信息。
因此频率的测量就显得非常重要了，使用较高精度的方法来测量频率就更加重要了。
比如在我们的日常生活中最常见设备——时钟就是频率测量的应用，根据测量频率来计算时间，我们在科研中常用的GPS设备通过测量频率也在进行GPS点与GPS卫星距离的计算，从而计算出GPS坐标。
测量频率的方法大约可分直接频率测量法与间接频率测量法。
直接测频法常常使用测频率法与测周期法。
然而测频率法与测周期法计数值都会出现正负1 个字的误差。
而以中界频率为界限，对于低频的信号使用测周期法，对于高频的信号使用测频法，这样可以确保测试的准确性。
间接测量频率的方法大多是使用等精度测量，此方法是在直接频率测量法下发展的，测量精度非常高。
等精度频率测量法的闸门时间并不是一个固定的值，而是与被测信号同步，是被测信号周期的整数倍。
因此，清除了计数所产生的正负1 个字的误差，并且测试频段的等精度测量一直保持完全准确，实测精度不会跟所测信号频率变化而发生变化。
早先的数字频率计大部分由分立元件组成，它的测量范围、精度以及速度都受到非常多的限制。
单片机的开发和应用改变了测量所带来的限制，可是单片机本身也受到一些因素影响，因此在电子领域单片机不能得到突飞猛进的发展。
快速发展的大规模可编程逻辑设备技术可以将多量逻辑功能汇集在一个单一的芯片中。
根据不同的需要，可以提供从几百至上百万之多的逻辑门数目，从根本上解决了单片机的先天性限制问题。
在设备选择上，使用Atmel公司生产的AT89C51单片机和EPM7128SLC84-15。
AT89C51是一种带4K字节FLASH的低电压、高性能8位CMOS单片机。
该器件采用非易失存储器制作技术，并且与MCS-51引脚和指令集相兼容。
编程器可以对芯片1上的FPEROM重复编程，1000写/擦循环，并且具有工作电压范围广、可编程串行通道，数据可存储10年等特点。
EPM7128SLC84-15是使用氧化物半导体EZPROM 的先进的技术制造的第二代MAX产品。
它可以迅速重新编写和确保可编程擦除100次。
EPM7128SLC84-15是嵌入式CPLD，可以在系统内编程，宏单元数为128个，逻辑块为8个。
使用汇编语言编写单片机软件，用VHDL语言描述来实现CPLD内部丰富的数据层次和结构模型。
频率测量仪器的性能也是不一样的。
使用等精度测量原理，单片机的良好控制功能和CPLD的高速可靠性相结合，使频率测量仪电路简洁，速度更快，功能全面，精度提高，有效防止干扰。
2第二章系统设计方案与论证2.1 测量原理2.1.1 直接测频法在特定的一段时间内测某个周期信号的重复变化次数N，其频率表示为f=N/T，是传统的频率测量方法。
它的原理框图见图2-1。
在此测量方式中，被测信号的频率发生改变，它的精度也随之发生改变。
根据频率（每单位时间周期信号发生的次数）的基本定义，由图中知道测量的时间基准，分频过后可以让时间闸门开启或关闭。
闸门若开启则开始计数，闸门若关闭则停止计数。
若闸门开放时间为T，计数值为N，则被测频率F＝N/T。
但若被测信号频率过低则存在测量精度与实时性之间的矛盾。
例如，被测信号为10HZ, 0.01％的精度。
由δ=1/（N-1）*100%<0.01%，则N>10000。
则最短的闸门时间T=N/F=10000/10=1000s,我们完全无法接受这样的测量。
通过计算对10KHZ 以下的信号用测频法测量反应的时间会大于或等于10秒的时间，低频为了得到准确的频率值，甚至要等到几个小时，必然不可行。
因此，这种方法不适用于低频信号的频率测量。
图2.1 直接测频法原理框图32.1.2 测周期法测量周期法的原理与测频法大致相同，互换晶振与被测信号。
T1=N*T，T为时基信号，被测信号的周期T1与计数值N成正比。
这种方法误差比较大,而最大误差也是δ =1/(N-1)*100%。
如果完成测量精度在0.01％以下，则由δ =1/(Ns-1)*100%<0.01%，得Ns>10000。
可以通过计算得到结论：测周期法适合于测量低频信号，而对高频信号毫无作用。
可见，要使传统频率测量达到高精度标准，必须按照指定的界限划分，以中界频率为界限,对低频段的信号测量使用测周期法，对高频段的信号测量使用测频法。
2.1.3 倍频法把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数，将经整形的低频信号进行倍频后再进行测量，对高频段则直接进行测量。