基于CPLD直接测频法的数字频率计设计

合集下载

基于CPLD的简易数字频率计的设计

基于CPLD的简易数字频率计的设计

基于CPLD的简易数字频率计的设计张洋【摘要】CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改.首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计.此频率计的设计采用基于VHDL的“Top-Down”(自上而下)的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计.所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下栽到目标器件上运行,能够满足实际测量频率的要求.%The component of CPLD provided enormous convenience and flexibility for the modern electronic design, which changed the complicated digital electronic system design into chip design and performed the online modification for the design conveniently. The frequency measurement principle of the frequency meter is introduced, the method of using CPLD to count the frequency of the signal for completing the design of the simple digital frequency meter is proposed. The frequency meter used the VHDL-based "Top-Down" design method, set out the total requirement of system, refined the design content by "Top-Down" method and achieved the design of hardware finally. The designed circuit was simulated, programmed on the aim device and ran on series SoPC /EDA experiment chest. The design can meet the requirement of the practical frequency measurement.【期刊名称】《现代电子技术》【年(卷),期】2011(034)019【总页数】4页(P183-186)【关键词】CPLD;VHDL;频率计;设计【作者】张洋【作者单位】重庆市三峡师范学校,重庆404000【正文语种】中文【中图分类】TN409-340 引言目前已经有不少文献分别从不同的角度对此问题进行了讨论和研究。

基于cpld数字频率计的设计

基于cpld数字频率计的设计

摘要本文主要论述了利用CPLD进行测频计数,单片机实施控制实现多功能频率计的设计过程。

该频率计利用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。

等精度的测量方法不但具有较高的测量精度,而且在整个频率区域保持恒定的测试精度。

该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数。

利用单片机完成整个测量电路的测试控制、数据处理和显示输出。

并详细论述了硬件电路的组成和单片机的软件控制流程。

其中硬件电路包括键控制模块、显示模块、输入信号整形模块以及单片机和CPLD主控模块。

本文详细论述了系统自上而下的设计方法及各部分硬件电路组成及单片机、CPLD的软件编程设计。

使用以GW48-CK EDA实验开发系统为主的实验环境下进行了仿真和验证,达到了较高的测量精度。

关键词: 频率计,EDA技术,CPLD,单片机IAbstractThis article discusses the use of frequency counts for CPLD, microcontroller control to achieve the implementation of the design process of multi-frequency meter. The use of such precision frequency meter design ways to overcome the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signa l frequency decreases the shortcomings. And other precision measurement method not only has high accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count .I used SUM complete the measurement circuit control, data processing and display output. Then I discussed about the composition of hardware and microcontroller software control flow. The hardware circuit includes key control module, display module, the input signal shaping module and MCU and CPLD control module.This paper has particularly described the top-to-bottom design method of the system, the circuit composite of the hardware and the software program device of CPLD and single chip computer. Under the test environment of the system developed by GW48-CK EDA experiment, the precision and velocity of the measurement have been obtained after the simulation and the test of the hardware.KEYWORDS: Frequency meter, EDA technique, CPLD, Single chip computerII目录摘要 (I)Abstract (II)目录 (III)第一章引言 (4)第二章硬件电路设计 (5)3.1 系统顶层电路设计 (5)3.2 测频模块的工作原理及设计........... 错误!未定义书签。

基于CPLD的频率计设计_毕业设计论文 精品

基于CPLD的频率计设计_毕业设计论文 精品

本科生毕业设计基于CPLD的频率计设计Design of the Frequency Meter based on CPLD学生姓名专业学号指导教师学院毕业设计(论文)原创承诺书1.本人承诺:所呈交的毕业设计(论文)《基于CPLD的频率计设计》,是认真学习理解学校的《长春理工大学本科毕业设计(论文)工作条例》后,在教师的指导下,保质保量独立地完成了任务书中规定的内容,不弄虚作假,不抄袭别人的工作内容。

2.本人在毕业设计(论文)中引用他人的观点和研究成果,均在文中加以注释或以参考文献形式列出,对本文的研究工作做出重要贡献的个人和集体均已在文中注明。

3.在毕业设计(论文)中对侵犯任何方面知识产权的行为,由本人承担相应的法律责任。

4.本人完全了解学校关于保存、使用毕业设计(论文)的规定,即:按照学校要求提交论文和相关材料的印刷本和电子版本;同意学校保留毕业设计(论文)的复印件和电子版本,允许被查阅和借阅;学校可以采用影印、缩印或其他复制手段保存毕业设计(论文),可以公布其中的全部或部分内容。

以上承诺的法律结果将完全由本人承担!作者签名:• 年•• 月•••日摘要频率测量是电子测量领域最基本也是最重要的测量之一。

但基于传统测频原理的频率计在测频时测量精度将随被测信号频率的下降而降低,在实用中有较大的局限性。

因此,本文提出了一种基于CPLD的数字频率计的设计方法。

该设计电路简洁,软件潜力得到充分挖掘,低频段测量精度高,有效防止了干扰的侵入,把CPLD具有的编程灵活,适用范围宽,价格大众化等优点用于实现频率计的设计。

该频率计采用先进的EDA技术及自上而下的设计,使用流行的VHDL语言编程,并在Max+plusII软件平台上进行编译仿真。

经过硬件调试和软件仿真后结果证明此设计方案符合毕设要求和技术参数。

关键词:频率计 EDA技术 CPLDABSTRACTFrequency measurement is the most basic electronic and also one of the most important measure in the measurement field. But the accuracy of frequency meter which is based on the traditional principle will vary depending on the measured signal frequency and the lower, has great limitations in the practical in frequency measurement. Therefore, this article puts forward a design method of digital frequency meter based on CPLD. The advantage such as the CPLD programming flexibility, wide applicable scope, and the popular price etc, are used to implement the frequency meter design by the simple circuit design, the fully excavate of software potential, the precision in low frequency measurement, and the effectively prevent of the invasion of the interference. The frequency meter design which is from top to bottom adopts the advanced EDA technology and popular VHDL language programming, and compiling on Max + plusII software platform simulation.Key words: frequency meter; EDA; CPLD目录摘要 (I)ABSTRACT .......................................................... I I 第1章绪论 .. (1)1.1背景 (1)1.2频率计设计的目的和意义 (1)1.3论文所做的工作及研究内容 (2)第2章设计环境介绍 (3)2.1EDA技术的发展及VHDL简介 (3)2.1.1 EDA技术的发展 (3)2.1.2 VHDL简介 (3)2.1.3 CPLD器件及其特点 (4)2.2基于EDA的CPLD/FPGA设计流程 (4)2.2.1 设计输入 (4)2.2.2 综合 (5)2.2.3 适配 (5)2.2.4 时序仿真与功能仿真 (5)2.2.5 编程下载 (5)2.2.6 硬件测试 (5)2.3M AX+P LUSⅡ开发工具 (6)2.3.1 Max+PlusⅡ开发系统的特点 (6)2.3.2 Max+PlusⅡ的功能 (6)2.3.3 Max+PlusⅡ的设计过程 (6)第3章频率计的设计原理及方案 (8)3.1频率计的设计原理 (8)3.1.1 直接测频法原理 (9)3.1.2 等精度测频法原理 (9)3.2频率计的设计方案 (10)3.2.1 基于直接测频法的设计方案 (10)3.2.2 基于等精度测频法的设计方案 (11)第4章频率计硬件与软件 (14)4.1频率计硬件 (14)4.1.1 电源部分 (14)4.1.2 整形部分 (15)4.1.3 CPLD芯片 (15)4.1.4 显示部分 (16)4.1.5 键盘部分 (17)4.2频率计软件 (18)4.2.1 分频器模块 (18)4.2.2 闸门定时模块 (19)4.2.3 测频控制信号发生器模块 (20)4.2.4 计数器模块 (22)4.2.5 锁存器模块 (23)4.2.6 显示模块 (24)第5章调试 (25)5.1硬件调试 (25)5.1.1 静态调试 (25)5.1.2 连机仿真、在线动态调试 (25)5.2软件调试 (26)参考文献 (28)致谢 (29)附录1 设计源程序 (30)直接测频法 (30)等精度测频法 (33)附录2 电路图 (44)基于CPLD的频率计顶层电路设计图(1)---直接测频法 (44)基于CPLD的频率计顶层电路设计图(2)---等精度测频法 (45)基于CPLD的频率计硬件电路设计图(3)---直接测频法 (46)基于CPLD的频率计硬件电路设计图(4)---等精度测频法 (47)第1章绪论1.1 背景20世纪后期,随着信息技术、电子技术的飞速发展,现代电子产品几乎渗透了社会的各个领域,有力地推动了社会信息化程度的大大提高和社会生产力的发展。

(完整word版)基于CPLD的频率计

(完整word版)基于CPLD的频率计

四川理工学院小组成员:梁天德、傅青云、杨文科指导老师:徐金龙设计一个4位十进制数字显示的数字式频率计,用来测量输入信号的频率。

基本要求如下:(1)4位十进制数字显示的数字式频率计,其频率测量范围为1Hz~9999kHz;(2)有1~9999Hz和10~9999kHz两个量程,并用LED指示;(2)频率计能根据测试信号的频率进行量程能够自动转换。

(3)采用记忆显示方式,即在计数过程中不显示测试数据,待计数过程结束后显示测试结果,并将此结果保持到下一次计数结束,显示时间不小于1S;当输入的信号大于9999kHz 时,输出显示全H。

方案:频率的定义:信号在1秒内的变化次数。

对信号进行放大、整形,以方波的形式作为CPLD计数的输入。

需要产生1秒的阀门计数信号,控制CPLD的计数时间,可由8MHz时钟信号分频得到。

使用量程1(1~9999Hz)时,直接对方波信号进行计数,1秒内计数的到的值就是信号的频率,并在四位数码管上显示。

使用量程2(10~9999kHz)时,需要对信号进行1k分频,在1秒内对分频后的信号进行计数,计数的值就是当前信号的频率除以1k,并用四位数码管显示,注意当前量程单位是kHz,用LED指示。

量程自动切换:系统启动默认为量程1,在以后运行中,可以通过当前的计数值、量程、溢出标识来判断下一次应选择的计数的分频比、量程状态指示、绝对溢出显示,可通过组合逻辑来实现。

硬件电路信号放大整形8MHz系统时钟产生EPM7128SLC84-15 管脚配置量程指示4位数码管显示ISP下载系统电源软件部分(max+plus2环境)整体框架:信号输入,时钟输入,计数、量程控制核心,量程输出,4位数码管动态输出核心。

下面解剖计数、量程控制核心时钟信号。

被测信号输入:根据量程选择是否进行1K分频频率计计数核心:由4个BCD计数器74160和4个锁存器构成,注意虽然计数器清零信号和锁存器锁存信号都是1Hz,但是清零信号要比锁存信号晚一个时钟周期(1/8MHz)。

基于CPLD的简易数字频率计.doc

基于CPLD的简易数字频率计.doc

基于CPLD的简易数字频率计. .等级:课程设计课程名称嵌入式系统课程设计课题名称基于CPLD的简易数字频率计专业电子信息工程班级电信1303学号xxxxxxxxxxxxxxxxxxxx姓名XX指导老师陈爱萍XXXX年12月XXXX年12月18日-XXXX年12月30日(17、18周)教研室意见意见:同意审核人:刘望军一、任务及要求CPLD为复杂可编程逻辑器件,通过EDA 技术对其进行编程,设计数字频率计,并最终完成电路的编程调试。

具体要求如下:数字频率计是一种用数字显示的频率测量仪表,它不仅可以测量正弦信号、方波信号的频率,还可以测量如机械振动次数、物体转动次数、单位时间里经过传送带的产品数量等多种物理量。

技术指标:(1)、频率测量范围:1/10——9999Hz。

(2)、输入被测信号幅度Vit20,q=se);end architecture art;通过元件例化语句生成的元件图3-7、18周)教研室意见意见:同意审核人:刘望军一、任务及要求CPLD为复杂可编程逻辑器件,通过EDA技术对其进行编程,设计数字频率计,并最终完成电路的编程调试。

具体要求如下:数字频率计是一种用数字显示的频率测量仪表,它不仅可以测量正弦信号、方波信号的频率,还可以测量如机械振动次数、物体转动次数、单位时间里经过传送带的产品数量等多种物理量。

技术指标:(1)、频率测量范围:1/10——9999Hz。

(2)、输入被测信号幅度Vit20,q=se);end architecture art;通过元件例化语句生成的元件图3:图3-2总体仿真波形图四.总体电路图图4-1总体电路图五.设计调试1.软件调试与硬件调试 1.1软件调试仿真时,打开软件Quartus II,建立工程文件,然后新建7个VHDL 文件。

保存后,编译,无误后及可以仿真了。

仿真时最好每个模块单独分开仿真,这样不容易出错。

可以用默认的end time。

对时钟频率clk不宜过小,最好不要小于1ns否则可能出错,导致无仿真图。

基于cpld的频率测量计

基于cpld的频率测量计

基于cpld的频率测量计一、引言频率是指单位时间内重复发生的事件次数,是电子工程学中经常用到的概念之一。

例如,计算机系统中的频率就是指每秒钟的时钟脉冲数量。

而在电子测试和测量领域中,频率的测量也是非常重要的。

本文将介绍一种基于CPLD(Complex Programmable Logic Device)的频率测量计,它采用了基于数字技术的方法,能够非常准确地测量输入信号的频率。

二、系统设计CPLD是一种可编程逻辑器件,它可以根据用户的需求进行逻辑设计和综合实现。

该器件具有可重复使用性强、可编程性高、芯片密度大的特点,因此被广泛用于数字电路设计中。

在该频率测量计中,我们选用了普遍使用的CPLD型号——EPM240-F100C5。

系统设计中的各个部分功能如下所示:1. 信号输入模块:该模块用于接收原始的输入信号。

它实现了输入信号的滤波和防抖,保证了输入信号的稳定性。

在该模块中,我们使用了RC滤波电路和Schmitt触发器,对输入信号进行处理,以保证信号质量。

2. 信号计数模块:该模块用于对输入信号进行计数,并通过一个计数器来实现。

当计数器的值达到一定值时,我们就可以计算出输入信号的频率。

在该模块中,我们使用了CE (Clock Enable)触发器来实现计数器的计数功能,具有同时输入时钟和使能信号的特点。

3. 数字显示模块:该模块用于将测量出的频率通过数字方式显示出来。

我们采用了常见的七段数码管进行显示。

在该模块中,我们通过对七段数码管的控制来实现数字的显示。

4. 系统控制模块:该模块用于对整个测量系统进行控制和管理。

它包括开关机控制、复位控制、频率计算等功能。

我们使用了一个简单的有限状态机(FSM)来控制这部分功能。

三、实现过程除了上述四个模块之外,该频率测量计还需要使用一些额外的器件,如RC滤波电路、Schmitt触发器、CE触发器、七段数码管等。

这些器件的选型和接线将直接影响到最终的测量结果,因此要特别注意。

基于CPLD的频率计设计

基于CPLD的频率计设计

基于CPLD的频率计设计摘要本文介绍了一种基于复杂可编程逻辑器件(CPLD)的频率计设计。

频率计是一种测量信号频率的仪器,广泛应用于电子工程、通信工程等领域。

本文首先简要介绍了频率计的原理和应用场景,然后详细阐述了基于CPLD的频率计的设计思路和实现步骤。

最后,通过实验验证了设计的可行性和准确性。

本文通过Markdown文本格式输出,便于阅读和理解。

引言频率计作为一种常用的测量设备,广泛应用于各个领域。

传统上,频率计主要使用模拟电路实现。

然而,随着数字电子技术的发展,CPLD逐渐成为一种流行的可编程逻辑器件,其具有体积小、功耗低和灵活性高等优点。

本文将介绍如何利用CPLD设计出一种精确可靠的频率计。

频率计原理频率计的基本原理是测量信号周期的倒数,即计算出信号的频率。

实现频率计需要以下几个步骤:1.输入信号经过滤波器,去除噪音和干扰。

2.使用计数器模块对输入信号进行频率计数。

3.使用定时器模块来确定计数的时间窗口。

4.根据计数结果和时间窗口的长度计算出信号的频率。

基于CPLD的频率计设计思路基于CPLD的频率计设计可以分为以下几个关键步骤:1.确定输入信号的范围和要求。

根据应用的具体需求,确定输入信号的频率范围和精度要求。

2.选择合适的CPLD芯片。

根据输入信号的要求,选择具有足够的计数器和定时器资源的CPLD芯片。

3.编写计数器和定时器的Verilog代码。

根据选定的CPLD芯片的特性,使用Verilog语言编写计数器和定时器的逻辑代码。

4.设计输入和输出接口。

根据具体的应用场景,设计CPLD芯片的输入和输出接口。

基于CPLD的频率计设计实现步骤1:确定输入信号的范围和要求在本设计中,假设输入信号的频率范围为1Hz到10MHz,要求测量精度为0.1Hz。

步骤2:选择合适的CPLD芯片根据步骤1的要求,选择支持至少10MHz频率计数的CPLD芯片。

步骤3:编写计数器和定时器的Verilog代码在这一步骤中,我们使用Verilog语言编写计数器和定时器的逻辑代码。

基于CPLD的数字频率计

基于CPLD的数字频率计

湖南工程学院课程设计课程名称嵌入式系统课题名称基于CPLD的简易数字频率计专业电子信息工程班级学号姓名指导教师2011年12 月日湖南工程学院课程设计任务书课程名称:嵌入式系统题目:基于CPLD的简易数字频率计专业班级:学生姓名:指导老师:审批:任务书下达日期 2011 年12 月日设计完成日期 2011 年 12月日目录任务书 (4)1 设计目的和要求 (4)2任务日期 (5)一、设计总体思路和基本框图 (6)1 设计总体思路 (6)2 基本原理 (8)3 总体框图 (8)二、各单元模块设计…………………………………………………………………………..错误!未定义书签。

1模块FEN…………………………………………………………………………...错误!未定义书签。

2模块SEL……………………………………………………………………………错误!未定义书签。

3 模块CORNA (19)4 模块LOCK (19)5 模块CH (19)6 模块DISP (19)7 模块YM (19)三、顶层文件设计……………………………………………………………………………..错误!未定义书签。

1 总体电路图 (19)四、调试下载………………………………………………………………………….错误!未定义书签。

五、心得体会…………………………………………………………………………………..错误!未定义书签。

六、参考文献…………………………………………………………………………………...错误!未定义书签。

七、评分表……………………………………………………………………………………..错误!未定义书签。

一.设计总体思路,基本原理和框图1.设计总体思路采用现场可编程门阵列(FPGA)为控制核心,利用VHDL语言编程,下载烧制实现。

将所有器件集成在一块芯片上,体积大大减小的同时还提高了稳定性,可实现大规模和超大规模的集成电路,测频测量精度高,测量频率范围大,而且编程灵活、调试方便.2.基本原理众所周知,频率信号易于传输,抗干扰性强,可以获得较好的测量精度。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
器模块 、 示模 块. 把上 述模块 按 照其相 互间 的信号连 接关 系组合起 来就构 成 了整 个系统 的顶层 系统结构 显 再
图( 3. 图 ) 此测 量模 块 的测量 位数 为 6 , 位 若想 改变频 率计 的测量位 数 , 可适 当 的改变 计数 器 的个数 , 则 并且 相 应模 块更 改相应 的参 数 , 如此就 可 以增 加或 者减 少频率计 的测量 范 围. 其顶层 电路仿 真 图见 图 4 .
器、 测频 控 制 信 号 发 生器 、 带有 时钟 使 能 端 的 计数 器 、 锁存 器 D G、 码 器 EN ODE 串联 动 态 扫描 模 块 RE 译 C 、
D MI 以及 6个 L D 显示 管组 成. 4 TS AO E 用 OMHz 的有 源 晶振作 为 F GA 的测 试标 准 频率 , P 经分 频 电 路最
过 计 算 在 一 定 时 间 内通 过 的 周 期 数 . 就 要 求 该模 块 的 能 产 生 一 个 周 期 为 1s的 技 术 使 能 信 号 E 这 NA,
并 且 还 要 同 步 对 每 一 个 计 数 器 的 使 能 端 进 行 控 制 . 数 器 在 使 能 端 为 高 电平 时 开 始 计 数 , 低 电 平 时 计 在 停 止 计 数 , 且 还要 保 持 计 数值 . 此 期 间 , 存 器 的 使 能 端 接 收 到 一 个 锁 存 的 上 升 信 号 , 且 将 计 数 并 在 锁 并 值 送 到 锁存 器 中 , 过 译 码 电路 译 码 再 经 显示 模 块 最 终 在 七 段 数 码 管 上 显 示 计 数 结 果 . 过 锁 存 器来 通 通
终得 到 1Hz 频率 . 信 号作 为 测频 控制 信 号发 生器 的输 入信 号 , 到 1s的 闸 门信号 用 来 控制 计 数 器计 1Hz 得
数, 被测 信 号作 为计 数器 的输 入 时钟 . 锁存 器 将计 数器 的计 数 值锁 存 , 以防 止 由 于周 期 性清 零 信 号 产 生 的 干
仿 真 图见 图 7 .
・ 4 2 ・
陈 治 国 , : 于 C L 直 接 测 频 法 的数 字频 率 计 设 计 等 基 PD
图 5 控 制 模 块 的 流 程 图
1 直 接 测频 法原 理
频 率可 以是在 一定 的时 间 内对通 过的信 号进行 计数 , 并且通 过一定 的转化 公式来 计算. 设在一段 的时 假 间 间隔 t 内通过 对信 号的 重复计 数 的次数 为 N , 被测 信号 的频 率 _ 以利 用下 面的转化 公式进行计 算. 则 厂可
扰 而使 显示 不稳 定.
整 个硬 件 电路 由 以下 模 块组 成 : ) 1 脉冲 发生 器 , 产生 标 准时钟 信 号 ;) 频器 模块 , 生计 数器 工作 的 时 2分 产 钟 ;) 频控 制信 号 发生 器 , 3测 产生 测量 所需 要 的 的 闸门信 号 ;) 数器 模块 电路 , 4计 当闸 门信 号处 于有 效 的高 电 平 时 , 数器 开 始对 通过 的信 号计 数 , 计 当处于 闸 门信 号 的低 电平 时期 , 计数 器 停止计 数 , 时计 数值 为该 信号 此 的频率 ; ) 存 器 , 便读 取 计数 器 的值 , 且使 数码 管 显 示 的值 稳 定 ; ) 码 器 电路 , 5锁 方 并 6译 将计 数 结 果从 二 进制 转换 成 十进 制 , 以方 便 在数 码 管上 显 示 ; ) 7 动态 扫 描 电路 , 了节 省 输 出 io 和提 高 利用 效率 而 采用 的动态 为 /
L D 数 码 管 上 显 示 频 率 为 1 9 9 9 9Hz的 数 字 频 率 计. 设 计 方 法 与 传 统 的 测 周 期 法 系 统 相 E ~ 9 9 该
比 , 有测 频精度 高 、 度 快 、 围宽 等优 点. 具 速 范
关键 词 : 直接 测频 法 ; 字频 率计 ; P D; 数 C L VHD L语 言 中 图分类 号 : N7 . 文献 标 志码 : T 91 A 文章编 号 : 6 43 8 2 1 ) 10 2 -7 1 7— 5 X(0 1 0 —0 20
做好准备. 由此 , 要 有 一 个 按 照 严 格 的 时 序 关 系来 工 作 的测 频 控 制 信 号 发 生 器 来 保 证 各 个 模 块 的衔 需 接 工 作 联 系 . 了产 生严 格 的 工 作 时 序 关 系 , 要 建 立 一 个 由 D触 发 器 组 成 的 2分 频 电路 , 且 在 每 为 需 并
陈治 国, : 于 C L 等 基 P D直 接 测 频 法 的 数 字 频 率 计 设 计
图 1 直 接 测 量 法 框 图
2 直 接 测 频 法 电路 设 计
2 1 系 统 原 理 框 图 .
系 统组 成原 理框 图如 图 2所 示 . 的基本 原 理是 用计 数器 来 计算 1s内输 入 信号 周 期 的个 数 . 由分频 它 它
扫 描方 法等 .
被 测
图 2 系 统 原 理 框 图

2 ・ 3
徐 州 工 程 学 院 学报 ( 自然 科 学 版 )
2 1 年 第 1期 01
2 2 等 精 度 测 频 顶 层 电 路 .
频率 计系统 的 6个模 块包 括分频 器模 块 、 计数 器模块 、 置闸 门时间控 制模块 、 准信 号产 生模块 、 预 标 锁存
保 存 计 数 结 果 , 要 是 防 止 因为 有 周 期 性 的清 零 信 号 产 生 的 干 扰 而 使 显 示 不 稳 定 . 输 出 显 示 结 果 后 主 在
则 可 以发 送 一 个 计 数 清 零 信 号 使 计 数 器 清 零 并 且 重 新 开 始 计 数 , 证 计 数 工 作 的连 续 性 , 下 次 计 数 保 为
直接 测量 法框 图如 图 1所示 .
收 稿 日期 : 0 0 1 -4 2 1—11 作 者 简 介 : 治 国 (9 O 陈 】 7 一) 男 , , 副教 授 , 士 研 究 生 导师 , 要 从 事 电 力 电力 电子 传 动 和 电力 自动 化 研 究 硕 主

2 ・ 2

图 3 直 接 测 频 顶 层 电路 原 理 图
Na : me

Va u : l e
30 S .

3 1s .

32S .

3 .

3 s
3 .s 4
3 s
3. . 6
豳 F - O_邶 -S I 哪咖唧唧『I 叭 哪咖唧哪唧腿 1 N - 肌 删叽 舢 肌 姗唧哪 叭 舢
频 率测 量是 电子 测量 中最基 本 的测量 之 一 , 着 电子 科技 的发 展 , 信号 频率 测 量 的精 度 要求 越来 越 随 对 高Ⅲ. 常用数 字频率 测 量方法 有直 接测 量法和周 期测 量法 嗍. 接 测量 法是 在 给定 的 闸 门时 间内 , 过测 量 直 通

定 时间 内通过 的周期 信号 进行 重复计 数 , 利用 一定 的转换方 法计算 出被测 信号 的频率. 测信号 的频率 再 被
的作 用 是 为 系统 的 正 常工 作提 供 准 确 的计 时 时 间 , 般 是 通 过稳 定 的 晶体 振 荡 器 经 过 分频 器 整 形 得 到 , 一
并 且 由它来 决 定 闸 门 时间 的长 短 , 即计 数 的 开 启 和 闭合 时 间. 制 电 路 时保 障整 个 系 统 协 调 稳定 工作 的 控 指 挥 系 统 , 可 以产 生 准确 的时 序关 系 , 制 着 各 个 模 块 工 作 的使 能 , 它 控 以完 成 整个 系 统 的各 个 工 作 程 序.
和 闸 门时间 的设置 都会 对测量 精度 有影 响. 量低频 信号 时应将 闸 门时 间设置 的更长 . 期测量 法是通 过测 测 周
Байду номын сангаас
量被 测信 号在 一定 时 间内 的周 期数 , 过对应 的转换 方法计 算 出被 测信号 的频率 . 通 被测信 号 的频 率和测量 时
间精 度都会 影 响该方 法 的测量 精度 . 量 高频 信 号 时应设 置 高要 求 的计 时精 度. 文给 出 了基 于 C L 直 测 本 PD 接测 量法原 理 的数字 频率 计 的设计 方案.
以得 到 锁 存 信 号 和 计 数 清 零 信 号 的 逻 辑 状 态 描述 . 当计 数 完 成 后 , 生 的 计 数 使 能 在 闸 门 高 电平 有 效 产
以后 , 生 一 个 锁 存 信 号 , 且 产 生 一 个 清 零 信 号 的 上 升 沿使 计 数 器 清 零 . 频 控 制信 号 发 生 器 模块 的 产 并 测
厂一 N

() 1
改写 上式 , 得
一 一
N ・T ,
() 2
N f£ 手 — ・一 .
( 3 )
对 () 1 式来 说 , 对 任何 频 率 的周 期 信号 进 行测 量 , 然 存 在 准 确 的 计 数 时 间 标 准 问题 , 整 个 测 量 要 必 则 方 案 至少 包 括 计数 电路 和时 基 电路 , 有 些智 能测 频 装 置 中还 要 有 控 制 电路 . 而 计数 电路 的 主 要作 用 是 在
- L -K C
霹 D U OT




0 0 o 0 0 lo 0
图 4 顶 层 电路 仿 真 图
2 2 1 测频控 制信 号发 生器模 块 .. 频 率 测 量 的流 程 见 图 5 测 频 控 制 信 号 发 生 器 生 成 模 块 见 图 6 测 频 控 制信 号 产 生 的基 本 原 理 是 通 ; .
次 时 钟 C K 上 升 沿 到 来 时 将 其 值 翻 转 . 控制 信 号 的 时钟 设 置 为 1 Hz 则 相 应 的使 能信 号 T T N 脉 L 把 , E E 宽 为 1S 这 个 信 号 可 以 作 为 计 数 限 制 的 开 启 和 闭 合 的 时 间 范 围 即 闸 门 时 间 . 据 工 作 时 序 的 要 求 , . 根 可
相关文档
最新文档