北京科技大学计算机组成原理本科生期末试卷及参考答案十三
(完整版)计算机组成原理本科生期末试卷库(20套试卷与详细答案)
本科生期末试卷一一．选择题(每小题1分，共10分)1．计算机系统中的存贮器系统是指______。
A RAM存贮器B ROM存贮器C 主存贮器D 主存贮器和外存贮器2．某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为______。
A +（1 – 2-32）B +（1 – 2-31）C 2-32D 2-313．算术/ 逻辑运算单元74181ALU可完成______。
A 16种算术运算功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能4．存储单元是指______。
A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；5．相联存贮器是按______进行寻址的存贮器。
A 地址方式B 堆栈方式C 内容指定方式D 地址方式与堆栈方式6．变址寻址方式中，操作数的有效地址等于______。
A 基值寄存器内容加上形式地址（位移量）B 堆栈指示器内容加上形式地址（位移量）C 变址寄存器内容加上形式地址（位移量）D 程序记数器内容加上形式地址（位移量）7．以下叙述中正确描述的句子是：______。
A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8．计算机使用总线结构的主要优点是便于实现积木化，同时______。
A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9．带有处理器的设备一般称为______设备。
A 智能化B 交互式C 远程通信D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。
《计算机组成原理》期末复习试题及答案.docx
《计算机组成原理》作业一、填空1.电子数字计算机从1946年诞生至今，按其工艺和器件特点，大致经历了四代变化。
第一代从—年开始；第二代从—年开始；第三代从年开始，采用—；第四代从年开始，采用—«2.移码常用来表示浮点数—部分，移码和补码除符号位—外，其他各位—。
3.三态逻辑电路其输出信号的三个状态是：、、o4.动态半导体存储器的刷新有—、—和—三种方式，之所以刷新是因为—。
5.I/O设备的编址方式通常有和两种。
在没有设置专门I/O指令的系统中，主机启动外围设备的方法可以是—o6.D/A转换是将信号转换为信号。
7.8086CPU芯片的结构特点是将部件与部件分开，目的是减少总线的空闲时间，提高指令执行速度。
8.中断屏敝技术的作用可概括为两点：、o9.为了减轻总线负载，总线上的部件大都应具有—。
10.主机与外围设备之间数据交换的方式有：—、—、—、—o11 .指令通常由和—两部分组成。
12.显示器的刷新存储器（或称显示缓冲器）的容量是由—和—决定的。
13.波特率表示, 1波特等于—。
14.设备控制器的主要职能是：—、—、—、—-15.软件通常分为—和—两大类。
16.八进制数37. 40转换成二进制数为 o17.集中式总线控制部件分为如下三种方式：—、—、—。
18.一般来说，外围设备由那三个基本部分组成：—、—、—o19.计算机硬件由—、—、存储器、输入设备和输出设备五大部件组成。
20.DMA数据传送过程可以分为—、数据块传送和—三个阶段。
21.1986年世界十大科技成果中，其中一项是美国制成了由—多台处理器组成的大型计算机，其最高速度每秒可执行。
22.定点字长16位补码运算的计算机，用8进制写出最大正数的补码是—，最小负数补码是—o23.与存储有关的物理过程本身有时是不稳定的，因此所存放的信息在一段时间之后可能丢失，有三种破坏信息的重要存储特性，他们是—、—和—。
24.半导体静态RAM靠—存储信息，半导体动态RAM则是靠存储信息。
北京科技大学计算机组成原理本科生期末试卷及参考答案十二
令
DR→M
图 B12.3
R2O ，G ，ARi
R1O , G , DRi R / W = 0 (写)
5．解：根据传输速率，磁盘优先权最高，磁带次之，打印机最低。如下图： 图 12.4
6．解：（1）磁盘上总数据量 = 1000×3000B = 3000000B 读出全部数据所需时间为 3000000B ÷ 500B / ms = 6000ms 重新写入全部数据所需时间 = 6000ms 所以，更新磁盘上全部数据所需的时间为 ： 2×（平均找道时间 + 平均等待时间 + 数据传送时间 ）+ CPU 更新时间
3． 在定点二进制运算其中，减法运算一般通过______来实现
A 原码运算的二进制减法器 B 补码运算的二进制减法器
C 补码运算的十进制加法器 D 补码运算的二进制加法器
4． 某计算机字长 32 位，其存储容量为 4 MB，若按半字编址，它的寻址范围是
______。
A 0——4MB B 0——2MB C 0——2M D 0——1MB
和 C______管理等部件。
6 当代流行的标准总线内部结构包括：A______总线，B______总线，C______总线和共 用总线。
7 每一种外设都是在它自己的 A______控制下进行工作，而 A 则通过 B______和 C______ 相连，并受 C 控制。
8 在计算机系统中，CPU 对外围设备的管理处程序查询方式、程序中断方式外，还有 A______方式，B______方式，和 C______方式。
2 为运算器构造的 A______运算方法中通常采用 B______加减法 C______乘除法或补码 乘除法。
3 闪速存储器能提供高性能、低功耗、高可靠性以及 A______能力，为现有的 B______ 体系结构带来巨大变化，因此作为 C______用于便携式电脑中。
北京科技大学计算机组成原理本科生期末试卷及参考答案三
A. PCI 总线是一个与处理器无关的高速外围设备
B. PCI 总线的基本传输机制是猝发或传送
C. PCI 设备一定是主设备
D. 系统中只允许有一条 PCI 总线
9． CRT 的分辨率为 1024×1024 像素，像素的颜色数为 256，则刷新存储器的容量为
______。
A 512KB
B 1MB
C 256KB
5． 主存贮器和 CPU 之间增加 cache 的目的是______。
A 解决 CPU 和主存之间的速度匹配问题
B 扩大主存贮器容量
C 扩大 CPU 中通PU 中通用寄存器的数量
6． 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需
图 B3.2
3
本科生期末试卷三答案
一． 选择题
1B 6C
2B 7C
3D 8C
4C 9B
5A 10 B
二． 填空题
1. A.CPU B.CPU C.主机 2. A.原码 B.补码 C.反码 3. A.SRAM B.DRAM C.集程度 4. A.指令寻址 B.顺序 C.跳跃 5. A.存储器 B.指令周期 C.不相同的 6. A.ISA B.EISA C.VISA 7. A.VGA B.1280×1024 C.24 位 8.A.嵌套 B.优先级高 C.优先级地
4
3. 解：可采用多体交叉存取方案，即将主存分成 8 个相互独立、容量相同的模块 M0， M1，M2，…M7，每个模块 32M×32 位。它各自具备一套地址寄存器、数据缓冲寄存 器，各自以同等的方式与 CPU 传递信息，其组成结构如图 B3.3： 图 B3.3
CPU 访问 8 个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问 8 个存 贮模块，由存贮器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时 访问每个体，即经过 1 / 8 存取周期就访问一个模块。这样，对每个模块而言，从 CPU 给出 访存操作命令直到读出信息，仍然是一个存取周期时间。而对 CPU 来说，它可以在一个存取 周期内连续访问 8 个存贮体，各体的读写过程将重叠进行。 4. 解：加法指令“ADD X（Ri）”是一条隐含指令，其中一个操作数来自 AC0，另一个操
计算机组成原理 本科生期末试卷1~5选择填空答案
本科生期末试卷（一）一、选择题（每小题1分，共15分）1 从器件角度看，计算机经历了五代变化。
但从系统结构看，至今绝大多数计算机仍属于（冯.诺依曼）计算机。
2 某机字长32位，其中1位表示符号位。
若用定点整数表示，则最小负整数为（-(231-1) ）。
3 以下有关运算器的描述，（算术运算与逻辑运算）是正确的。
4 EEPROM是指（电擦除可编程只读存储器）。
5 常用的虚拟存储系统由（主存-辅存）两级存储器组成，其中辅存是大容量的磁表面存储器。
6 RISC访内指令中，操作数的物理位置一般安排在（两个通用寄存器）。
7 当前的CPU由（控制器、运算器、cache）组成。
8 流水CPU是由一系列叫做“段”的处理部件组成。
和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（具备同等水平）。
9 在集中式总线仲裁中，（独立请求）方式响应时间最快。
10 CPU中跟踪指令后继地址的寄存器是（程序计数器）。
11 从信息流的传输速度来看，（单总线）系统工作效率最低。
12 单级中断系统中，CPU一旦响应中断，立即关闭（中断屏蔽）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
13 安腾处理机的典型指令格式为（41位）位。
14 下面操作中应该由特权指令完成的是（从用户模式切换到管理员模式）。
15 下列各项中，不属于安腾体系结构基本特征的是（超线程）。
二、填空题（每小题2分，共20分）1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（IRA ）码。
2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。
其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（127 ）。
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。
4 虚拟存储器分为页式、（段）式、（段页）式三种。
2022年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器2、有效容量为128KB的Cache，每块16B，8路组相联。
字节地址为1234567H的单元调入该Cache，其tag应为（）。
A.1234HB.2468HC.048DHD.12345H3、假设寄存器的内容为00000000，若它等于-128，则该机器采用了（）。
A.原码B.补码C.反码D.移码4、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。
A.循环冗余校验码B.海明码C.奇校验码D.偶校验码5、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。
A.rlxr4B.r2xr3C.rlxr4D.r2xr46、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns7、下列关于总线设计的叙述中，错误的是（）。
A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输率D.采用分离事务通信方式可提高总线利用率8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统B.编译程序C.指令系统D.以上都不是9、计算机（）负责指令译码。
A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路10、隐指令指（）。
A.操作数隐含在操作码中的指令B.在一个机器周期里完成全部操作的指令C.隐含地址码的指令D.指令系统中没有的指令11、DMA方式的接口电路中有程序中断部件，其作用是（）。
(完整版)本科生-计算机组成原理题库-期末试卷(13)及答案
本科生期末试卷十三一、选择题（每小题1分，共10分）1．计算机硬件能直接执行的只有______。
A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。
A.11001011B.11010110C.11000001D.11001003．运算器的主要功能是进行______。
A.逻辑运算B.算术运算C.逻辑运算与算术运算D.初等函数的运算4．某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是______。
A.64KB.32KC.64KBD.32KB5．主存贮器和CPU之间增加cache的目的是______。
A.解决CPU和主存之间的速度匹配问题B.扩大主存贮器的容量C.扩大CPU中通用寄存器的数量D.扩大外存的容量6．用于对某个寄存器中操作数的寻址方式称为______寻址。
A.直接B.间接C.寄存器直接D.寄存器间接7．异步控制常用于______作为其主要控制方式。
A.在单总线结构计算机中访问主存与外围设备时B.微型机的CPU中C硬布线控制器中D.微程序控制器中8．系统总线中地址线的功能是______。
A.选择主存单元地址B.选择进行信息传输的设备C.选择外存地址D.指定主存和I/O设备接口电路的地址9．在微型机系统中，外围设备通过______与主板的系统总线相连接。
A.适配器B.设备控制器C.计数器D.寄存器10．发生中断请求的条件是______。
A.一条指令执行结束B.一次I/O操作结束C.机器内部发生故障D.一次DMA操作结束二、填空题（每小题3分，共15分）1．表示法主要用于表示A______数的阶码E，以利于比较两个B______数的大小和C______操作。
2．存储器的技术指标有A______、B______、C______和存储器带宽。
3．寻址方式根据操作数的A______位置不同，多使用B______型和C______型。
2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年北京科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。
若当前指令地址是3008H，要求转移到300FH，则该转移指令第二个字节的内容应为（）；若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。
A.05H，F2HB.07H，F3 HC.05H，F3HD.07H，F2H2、用二地址指令来完成算术运算时，其结果一般存放在（）。
A.其中一个地址码提供的地址中B.栈顶C.累加器（ACC）中D.以上都不对3、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H4、在C语言程序中，以下程序段最终的f值为（）。
Float f=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.55、下列说法正确的是（）。
A.当机器采用补码表示时，0有两种编码方式B.当机器采用原码表示时，0有两种编码方式C.当机器采用反码表示时，0有一种编码方式D.无论机器数采用何种码表示，0都有两种编码方式6、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。
在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（）。
【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】A.0.833B.0.856C.0.95 8D.0.8627、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。
北京科技大学计算机13级 计算机组成原理模拟题
北京科技大学2014-2015学年第二学期计算机组成原理模拟试卷一、选择题（本题共15小题，每小题2分，共计30分）1.冯·诺依曼机工作的基本方式的特点是（）A.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存储器按内容选择地址2.变址寻址方式中，操作数的有效地址等于（）A 基值寄存器内容加上位移量B 堆栈指示器内容加上位移量C 变址寄存器内容加上位移量D 程序记数器内容加上位移量3.指令系统采用不同寻址方式的目的是（）A.实现存贮程序和程序控制B.缩短指令长度，扩大寻址空间，提高编程灵活性C.可直接访问外存D.提供扩展操作码的可能并降低指令译码的难度4.下列哪种寻址方式对实现程序浮动提供了支持（）A.寄存器寻址B.变址寻址C.相对寻址D.基址寻址5.数据的移码表示的范围和（）的表示范围相同A.原码B.补码C.反码D.6.计算机系统中采用补码运算的目的是为了( )A.提高运算速度B.简化运算器设计。
C.提高运算的精度。
D.与手工运算保持一致7.微程序控制器中，机器指令与微指令的关系是______。
A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段微指令编写的微程序来解释执行C.每一条机器指令组成的程序可由一条微指令来执行D.一条微指令由若干条机器指令组成8.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是______。
A 11001011B 11010110C 11000001D 110010019.用32位字长（其中1位符号位）表示定点小数补码，所能表示的数值范围是______。
A [-1，1-2-32]B [-1，1–2-31]C [-（1–2-31），1–2-31]D [0，1]10.为确定下一条微指令的地址，通常采用断定方式，其基本思想是_____。
A.用程序计数器PC来产生后继微指令地址B.用微程序计数器μPC来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址11.在浮点数加减法，当结果的尾数（用变形补码表示）具有下列哪个形式的时候，需要左规（）A.00.1XX (X)B.11.1XX (X)C.01.1XX (X)D.10.1XX (X)12.在CPU中跟踪指令后继地址的寄存器是______。
(完整word版)计算机组成原理期末考试习题及答案
《计算机组成原理》练习题一、单项选择题1．CPU响应中断的时间是__C____。
A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。
2．下列说法中___C___是正确的。
A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．垂直型微指令的特点是__C____。
A．微指令格式垂直表示；B．控制信号经过编码产生；C．采用微操作码；D．采用微指令码。
4．基址寻址方式中，操作数的有效地址是___A___。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由___A___两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作___A___。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
7．在运算器中不包含____D__。
A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。
8．计算机操作的最小单位时间是__A____。
A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。
9．用以指定待执行指令所在地址的是__C____。
A．指令寄存器；B．数据计数器；C．程序计数器；D．累加器。
10．下列描述中___B___是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C．所有的数据运算都在CPU的控制器中完成；D．以上答案都正确。
11．总线通信中的同步控制是___B___。
A．只适合于CPU控制的方式；B．由统一时序控制的方式；C．只适合于外围设备控制的方式；D．只适合于主存。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京科技大学计算机组成原理本科生期末试卷及参考答案
十三
一、选择题（每小题1分，共10分）
1． MOS和PMOS场效应管的导电类型分别为______。
A.电子和电子
B.电子和空穴
C.空穴和电子
D.空穴和空穴
2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。
A.11001011
B.11010110
C.11000001
D.1100100
3．运算器的主要功能是进行______。
A.逻辑运算
B.算术运算
C.逻辑运算与算术运算
D.初等函数的运算
4．某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是______。
A.0~64K
B.0~32K
C.0~64KB
D.0~32KB
5．主存贮器和CPU之间增加cache的目的是______。
A.解决CPU和主存之间的速度匹配问题
B.扩大主存贮器的容量
C.扩大CPU中通用寄存器的数量
D.既扩大主存的容量，又扩大CPU通
用寄存器的数量
6．用于对某个寄存器中操作数的寻址方式称为______寻址。
A.直接
B.间接
C.寄存器直接
D.寄存器间接
7．异步控制常用于______作为其主要控制方式。
A.在单总线结构计算机中访问主存与外围设备时
B.微型机的CPU控制中
C.组合逻辑控制的CPU中
D.微程序控制器中
8．系统总线中地址线的功能是______。
A.选择主存单元地址
B.选择进行信息传输的设备
C.选择外存地址
D.指定主存和I/O设备接口电路的地址
9．在微型机系统中，外围设备通过______与主板的系统总线相连接。
A.适配器
B.设备控制器
C.计数器
D.寄存器
10．发生中断请求的条件是______。
A.一条指令执行结束
B.一次I/O操作结束
C.机器内部发生故障
D.一次DMA操作结束
二、填空题（每小题3分，共24分）
1．微程序控制器主要由A______，B______和C______三大部分组成。
2．移码表示法主要用于表示A______数的阶码E，以利于比较两个B______数的大小和C______操作。
3．存储器的技术指标有A______、B______和C______存储器带宽。
4．寻址方式根据操作数的A______位置不同，多使用B______型和C______型。
5．当今的CPU芯片，除了包括定点运算器和控制器外，还包括A______，B______ 运算器和C______管理等部件。
6． PCI总线采用A______协议和B______仲裁策略，具有C______能力。
7．不同的CRT显示标准所支持的最大A______和B______数目是C______的。
8．中断处理过程可以A______进行。
B______的设备可以中断C______的中断服务程序。
三．应用题
1．（11分）已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。
2．（11分）某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。
（1）串行进位方式
（2）并行进位方式
3．（11分）指令格式结构如下所示，试分析指令格式及寻址方式特点。
1510 9 5 4 0
OP 目标寄存器源寄存器
4．（11分）假设某计算机的运算器框图如图B13.1所示，其中ALU为16位的加法器（高电平工作），S A 、S B为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读写控制如下表所示：
读控制
R0 RA0RA1 选择
1 1 1 1 0
1
1
x
1
1
x
R0
R1
R2
R3
不读出写控制
W WA0WA1 选择
1 1 1 1 0 0
1
1
x
1
1
x
R0
R1
R2
R3
不写入
要求：（1）设计微指令格式。
（2）画出ADD，SUB两条微指令程序流程图（不编码）。
5．（11分）CPU响应中断应具备哪些条件？画出中断处理过程流程图。
6．（11分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。
已知cache存取周期为40ns，主存存取周期为160ns。
求：
1．ache 命中率H，
2．Cache/主存系统的访问效率e，
3．平均访问时间Ta。
本科生期末试卷十三答案
一、选择题
1．B 2．D 3．C 4．B 5．A
6．C 7．A 8．D 9．A 10．B C D
二、填空题
1．A．控制存储器B．微指令寄存器C．地址转移逻辑
2．A．浮点B．指C．对阶
3．A．存储容量B．存取时间C．存储周期
4．A．物理B．RR C．RS
5．A．Cache B．浮点C．存储管理
6．A．同步定时B．集中式C．自动配置
7．A．分辨率B．颜色C．不同
8．A．嵌套B．优先级高C．优先级低
三、应用题
1. 解：为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符号
位，则它们的浮点表示分别为：
[ X ]浮= 00010 ，0.11011011
[ Y ]浮= 00100 ，1.01010000
（1）求阶差并对阶：
ΔE = E x– E y = [ E x]补 + [ - E y]补 = 00010 + 11100 = 11110
即ΔE为–2，x的阶码小，应使M x右移2位，E x加2，
[ X ]浮= 00010 ，0.11011011 （11）
其中（11）表示M x右移2位后移出的最低两位数。
（2）尾数和
0. 0 0 1 1 0 1 1 0 （11）
1. 0 1 0 1 0 1 0 0
2. 1 0 0 0 1 0 1 0 （11）
（3）规格化处理
尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为
1.00010101 （10），阶码为00 011 。
（4）舍入处理
采用0舍1入法处理，则有
1. 0 0 0 1 0 1 0 1
+ 1
1. 0 0 0 1 0 1 1 0
（5）判溢出
阶码符号位为00 ，不溢出，故得最终结果为
x + y = 2011× (-0.11101010)
2. 答：（1）串行进位方式：
C1=G1+P1C0 其中：G1=A1B1，P1=A1⊕B1
C2=G2+P2C1G2=A2B2，P2=A2⊕B2
C3=G3+P3C2 G3=A3B3，P3=A3⊕B3
C4=G4+P4C3G4=A4B4，P4=A4⊕B4
（2）并行进位方式：
C1=G1+P1C0
C2=G2+P2G1+P2P1C0
C3=G3+P3G2+P3P2G1+P3P2P1C0
C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
其中G1-G4，P1-P4表达式与串行进位方式相同。
3. 解：指令格式及寻址方式特点如下：
（1）二地址指令。
（2）操作码OP可指定26=64条指令。
（3）源和目标都是通用寄存器（可分别指定32个寄存器），所以是RR型指令，两个操作数均在寄存器中
（4）这种指令格式常用于算术逻辑类指令。
4. 解：
各字段意义如下：F1—读RO—R3的选择控制。
F2—写RO—R3的选择控制。
F3—打入SA的控制信号。
F4—打入SB的控制信号。
F5—打开非反向三态门的控制信号。
LDALU。
F6—打开反向三态门的控制信号。
LDALU ，并使加法器最低位加1
F7－清锁存器SB位零的RESET信号。
F8－一段微程序结束，转入取机器指令的控制信号。
R—寄存器读命令
W—寄存器写命令
(2)答案如图B13.2
图B13.2
5. 解：条件：
（1）在CPU内部设备的中断允许触发器必须是开放的。
（2）外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。
（3）外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。
（4）当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。
流程图如下：
图B13.3
6. 解：①命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96
②主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4
访问效率：
ｅ＝ １／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］＝８９.３℅
③ 平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ。