CMOS集成电路版图TannerLEdit设计入门PPT课件
(一)、设计的类型
Minimum Width Exact Width Not Exist Spacing Surround Overlap Extension Density
2020年8月5日星期三 (#)
（1）Minimum Width
2020年8月5日星期三
该层上所有object在任意方向上的宽度
(#)
版图设计概念
2020年8月5日星期三
定义：版图设计是创建工程制图（网表）的精确 的物理描述过程，而这一物理描述遵守有制造 工艺、设计流程以及通过仿真显示为可行的性 能要求所带来的一系列约束。
(#)
双极集成电路版图设计
2020年8月5日星期三
(#)
MOS集成电路版图设计
2020年8月5日星期三
作为将来从事集成电路设计的工作人员， 至少需要对版图有所了解，但是许多软件（如 cadence）实在工作站上执行的，不利于初学 者。
L-Edit软件是基于PC上的设计工具，简单易 学，操作方便，通过学习，掌握版图的设计流 程。
(#)
2020年8月5日星期三
Tanner Pro简介： Tanner Pro是一套集成电路设计软件，包括S-
2020年8月5日星期三 (#)
（7）Extension
一个层上的物体必 须超过另一个层上 的物体的边界的最 小尺寸。当：距离 超过指定数字、 只有一边刚好重合 ，其他都在物体之 外、 被完全 surround 的时候，不算是违 背规则
2020年8月5日星期三 (#)
（8）Density
2020年8月5日星期三
定制的自由。
(#)
模拟版图设计流程
规范
电路输入
电路验证
版图输入
实现
版图验证 版图参数提取
2020年8月5日星期三 (#)
2020年8月5日星期三
CMOS VLSI制造工艺（略）
(#)
2020年8月5日星期三
Tanner版图流程举例（反相器）
集成电路设计近年来发展相当迅速，许多设 计需要借助计算机辅助设计软件。
(#)
2020年8月5日星期三 (#)
2020年8月5日星期三 (#)
2020年8月5日星期三 (#)
2020年8月5日星期三
设计参数的设置Setup>Design
该对话框共有六页，分别是： Technology(工艺参数)、Grid(网格参数) 、Selection(选择参数)、Drawing(绘图参 数)、Curves(曲线参数)、Xref files(外部 交叉引用参数)
网格分为显示网格、鼠标网格（跳跃、平 滑）、定位器网格
(#)
2020年8月5日星期三
设计规则的作用
设计规则规定了生产中可以接受的几何尺 寸的要求和达到的电学性能。
对设计和制造双方来说，设计规则既是工 艺加工应该达到的规范，也是设计必循遵 循的原则
设计规则表示了成品率和性能的最佳折衷
(#)
设计规则的设置
(#)
2020年8月5日星期三
（二）例外情况的忽略（ignore）
采用此来设置一些可以忽略的情况，对于特定的规则设置才有用。
Coincidences 边界一致的可以被忽略. Intersections 物体之间交叉的 、If layer 2 completely encloses layer 1
EDIT，T-SPICE，W-EDIT，L-EDIT，与LVS ，他们 的主要功能分别如下： 1、S-Edit:编辑电路图 2、T-Spice:电路分析与模拟 3、W-Edit:显示T-Spice模拟结果 4、L-Edit：编辑布局图、自动配置与绕线、设计规则检查 、截面观察、电路转化 5、LVS：电路图与布局结果对比
The density rule finds and flags objects on the derived density layer specified in Layer1.
The layer specified must be a Density type derived layer. Violations to the rule include any polygons output to a density layer. 按照规则，查找layer1下拉选框中制定的密度推导层中 的对象，并对其加以标志。Layer1下拉选框中制定的 图层必须是密度类型的推导层。如有多变性输出到密 度层，就构成违规。
(#)
(2) Exact width
该层上所有object在特定方向上的准确宽度
2020年8月5日星期三
(#)
2020年8月5日星期三
（3）Not Exist
在指定的层上，所有object都不能存在.这是唯一 不含距离的规则
(#)
（4）Spacing
2020年8月5日星期三
在指定的层上或者在指定的两层之间的object的最 小间距
(#)
（5）Surround
2020年8月5日星期三
一个层上的物体，在每个方向上，被另一层上的物 体至少要环绕x各单位
(#)
（6）Overlap
一个层上的物体必须与另一 个层上的物体交叠的最小尺 寸。
Objects which overlap more than the specified distance or whose edges coincide are not considered in violation of overlap rules. 重叠大于规定距离或边缘重合 都不算违规
主要内容：
2020年8月5日星期三
版图设计概念； 版图设计流程及在IC设计中的位置； Tanner版图流程举例（反相器等）。
(#)
2020年8月5日星期三
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
(#)
电压比较器
2020年8月5日星期三
(#)
运算ቤተ መጻሕፍቲ ባይዱ大器
2020年8月5日星期三
(#)
2020年8月5日星期三 (#)
2020年8月5日星期三
版图设计流程
流程的定义：流程是一系列有效方法的集合，应用
这些方法，可以实现和验证一个设计思想的有效描述 ，使最终的结果显示出预期功能的适当特性。
全定制：起因于设计工程师对设计的所有方面有完全
Minimum Width Exact Width Not Exist Spacing Surround Overlap Extension Density
2020年8月5日星期三 (#)
（1）Minimum Width
2020年8月5日星期三
该层上所有object在任意方向上的宽度
(#)
版图设计概念
2020年8月5日星期三
定义：版图设计是创建工程制图（网表）的精确 的物理描述过程，而这一物理描述遵守有制造 工艺、设计流程以及通过仿真显示为可行的性 能要求所带来的一系列约束。
(#)
双极集成电路版图设计
2020年8月5日星期三
(#)
MOS集成电路版图设计
2020年8月5日星期三
作为将来从事集成电路设计的工作人员， 至少需要对版图有所了解，但是许多软件（如 cadence）实在工作站上执行的，不利于初学 者。
L-Edit软件是基于PC上的设计工具，简单易 学，操作方便，通过学习，掌握版图的设计流 程。
(#)
2020年8月5日星期三
Tanner Pro简介： Tanner Pro是一套集成电路设计软件，包括S-
2020年8月5日星期三 (#)
（7）Extension
一个层上的物体必 须超过另一个层上 的物体的边界的最 小尺寸。当：距离 超过指定数字、 只有一边刚好重合 ，其他都在物体之 外、 被完全 surround 的时候，不算是违 背规则
2020年8月5日星期三 (#)
（8）Density
2020年8月5日星期三
定制的自由。
(#)
模拟版图设计流程
规范
电路输入
电路验证
版图输入
实现
版图验证 版图参数提取
2020年8月5日星期三 (#)
2020年8月5日星期三
CMOS VLSI制造工艺（略）
(#)
2020年8月5日星期三
Tanner版图流程举例（反相器）
集成电路设计近年来发展相当迅速，许多设 计需要借助计算机辅助设计软件。
(#)
2020年8月5日星期三 (#)
2020年8月5日星期三 (#)
2020年8月5日星期三 (#)
2020年8月5日星期三
设计参数的设置Setup>Design
该对话框共有六页，分别是： Technology(工艺参数)、Grid(网格参数) 、Selection(选择参数)、Drawing(绘图参 数)、Curves(曲线参数)、Xref files(外部 交叉引用参数)
网格分为显示网格、鼠标网格（跳跃、平 滑）、定位器网格
(#)
2020年8月5日星期三
设计规则的作用
设计规则规定了生产中可以接受的几何尺 寸的要求和达到的电学性能。
对设计和制造双方来说，设计规则既是工 艺加工应该达到的规范，也是设计必循遵 循的原则
设计规则表示了成品率和性能的最佳折衷
(#)
设计规则的设置
(#)
2020年8月5日星期三
（二）例外情况的忽略（ignore）
采用此来设置一些可以忽略的情况，对于特定的规则设置才有用。
Coincidences 边界一致的可以被忽略. Intersections 物体之间交叉的 、If layer 2 completely encloses layer 1
EDIT，T-SPICE，W-EDIT，L-EDIT，与LVS ，他们 的主要功能分别如下： 1、S-Edit:编辑电路图 2、T-Spice:电路分析与模拟 3、W-Edit:显示T-Spice模拟结果 4、L-Edit：编辑布局图、自动配置与绕线、设计规则检查 、截面观察、电路转化 5、LVS：电路图与布局结果对比
The density rule finds and flags objects on the derived density layer specified in Layer1.
The layer specified must be a Density type derived layer. Violations to the rule include any polygons output to a density layer. 按照规则，查找layer1下拉选框中制定的密度推导层中 的对象，并对其加以标志。Layer1下拉选框中制定的 图层必须是密度类型的推导层。如有多变性输出到密 度层，就构成违规。
(#)
(2) Exact width
该层上所有object在特定方向上的准确宽度
2020年8月5日星期三
(#)
2020年8月5日星期三
（3）Not Exist
在指定的层上，所有object都不能存在.这是唯一 不含距离的规则
(#)
（4）Spacing
2020年8月5日星期三
在指定的层上或者在指定的两层之间的object的最 小间距
(#)
（5）Surround
2020年8月5日星期三
一个层上的物体，在每个方向上，被另一层上的物 体至少要环绕x各单位
(#)
（6）Overlap
一个层上的物体必须与另一 个层上的物体交叠的最小尺 寸。
Objects which overlap more than the specified distance or whose edges coincide are not considered in violation of overlap rules. 重叠大于规定距离或边缘重合 都不算违规
主要内容：
2020年8月5日星期三
版图设计概念； 版图设计流程及在IC设计中的位置； Tanner版图流程举例（反相器等）。
(#)
2020年8月5日星期三
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
(#)
电压比较器
2020年8月5日星期三
(#)
运算ቤተ መጻሕፍቲ ባይዱ大器
2020年8月5日星期三
(#)
2020年8月5日星期三 (#)
2020年8月5日星期三
版图设计流程
流程的定义：流程是一系列有效方法的集合，应用
这些方法，可以实现和验证一个设计思想的有效描述 ，使最终的结果显示出预期功能的适当特性。
全定制：起因于设计工程师对设计的所有方面有完全
合集下载
《CMOS集成电路基础》课件
智能传感器和可 穿戴设备的普及
随着智能传感器和可穿戴设 备的普及，CMOS集成电路 将在这些领域发挥重要作用 ，实现更高效、更低功耗的 数据采集和处理。
神经网络和类脑 计算的发展
CMOS集成电路将在神经网 络和类脑计算领域发挥重要 作用，推动人工智能技术的 进一步发展。
系统级芯片的广 泛应用
随着系统级芯片的广泛应用 ，CMOS集成电路将与不同 芯片和模块进行集成，实现 更高效、更低功耗的系
晶圆制备
将高纯度硅材料加工成晶圆， 作为集成电路的基底。
薄膜沉积
在晶圆表面沉积所需厚度的薄 膜，形成各种有源和无源器件
。
光刻与刻蚀
通过光刻技术将设计好的电路 版图转移到晶圆表面，然后进
行刻蚀，形成电路图形。
掺杂与退火
通过掺杂工艺在晶圆中引入不 同元素，形成PN结和导电通
道，并进行退火处理。
03
每个逻辑门电路由NMOS和PMOS晶体管组成，形成反相器或与门、或门等基 本逻辑门。
工作原理
01
CMOS集成电路的工作原理基于 NMOS和PMOS晶体管的开关特 性。当输入信号发生变化时， NMOS和PMOS晶体管会交替导
02 通和截止，从而实现逻辑功能。
CMOS电路的电压摆幅较小，因 此功耗较低。此外，CMOS电路 还具有噪声容限高、抗干扰能力 强等优点。
我们应该如何学习和掌握CMOS集成电路技术
理论与实践结合
在学习过程中，应注重理论与实践相结合 ，通过实验和项目实践加深对理论知识的
理解。
持续学习与更新知识
随着技术的不断进步，应保持持续学习的 态度，关注新技术、新工艺的发展，不断 更新自己的知识储备。
培养问题解决能力
《集成电路版图设计与TannerEDA工具的使用》课件第8章
8.2 LVS的设置和运行
8.2.1 LVS的设置窗口
当打开一个或多个LVS设置文件时，在用户界面中会包 含每个打开的设置文件的设置窗口。在设置窗口中包含五个 符号，用于指定输入文件和各种验证选项。
创建一个新的设置窗口的命令是File→New。在New File对话框中选择文件类型为LVS Setup，并点击及栅极连在同一个节点的 串联的MOSFET。对于要融合的并联的MOSFET，栅极必须 具有相同的宽度，融合后器件的栅极宽度是并联MOSFET栅 极宽度之和。对于要融合的串联的MOSFET，栅极必须具有 相同的长度，融合后器件栅极的长度为每个MOSFET栅极长 度之和。
LVS比较器将比较结果写在扩展名为.out的输出文件中， 同时也可以列出一个扩展名为.lst的节点和元件列表。
8.1.3 用户界面 启动LVS比较器后会出现如图8.1所示的界面。 下面介绍用户界面中的菜单和工具。 1. 菜单 (1) File：包括创建、打开、保存和打印文件等相关命
令。 (2) View：包括显示或隐藏用户界面元素等相关命令。 (3) Setup：包括与设置相关的命令。 (4) Verification：包括开始、结束验证及验证队列等相
对于每种类型的器件，都有如下三个选项。 (1) None：保持器件当前的结构，LVS不会对器件进行 融合操作。 (2) All：将同一个器件模型的串联或并联的例化单元融 合成一个等效的单个器件。 (3) Model：LVS只对指定模型的例化单元进行融合操 作。
在Merge Devices对话框中还给出了一些附加选项。 (1) Series MOSFETs：指定串联MOSFET器件的融合方 式，如果选中此选项，则晶体管的串联顺序将被忽略。
图8.6 LVS设置(Setup)窗口中的寄生(Parasitics)标签
CMOS集成电路版图TannerL-Edit设计入门
2019/12/3
(三)本课程所用规则的设计-4
铝引线孔距多晶硅最小距离5um Metal1 Contact to Poly spacing =5um
多晶硅对引线孔的最小覆盖2.5um Poly surround Metal Contact = 2.5um
压焊点100*100um*um,压焊点距电路 30um
2019/12/3
L-Edit画版图的详细步骤
1、将屏幕改为256色，打开L-Edit程序，系统自动将 工作文件命名为L ayout1.sdb； 2、选择save as命令，将文件另存为新文件名； 3、 取代设定：选择Replace setup命令，进行设计规 则取代(如果用其他设计规则，可以输入设计规则)； 4、编辑组件，进行环境设定：选择setup—design命 令对单位格点等进行设定； 5、选取图层;
2019/12/3
（二）例外情况的忽略（ignore）
采用此来设置一些可以忽略的情况，对于特定的规则设置才有用。
Coincidences 边界一致的可以被忽略. Intersections 物体之间交叉的 、If layer 2 completely encloses layer 1
Surround . Surround
2019/12/3
集成电路版图设计入门
钟福如 邮箱：zfr02s03tom 电子科技大学成都学院
主要内容：
2019/12/3
版图设计概念； 版图设计流程及在IC设计中的位置； Tanner版图流程举例（反相器等）。
版图设计概念
2019/12/3
定义：版图设计是创建工程制图（网表）的精确 的物理描述过程，而这一物理描述遵守有制造 工艺、设计流程以及通过仿真显示为可行的性 能要求所带来的一系列约束。
《集成电路版图设计与TannerEDA工具的使用》课件第5章
图5.3 错误导航窗口
图5.4 标记DRC错误
在错误导航界面中有一些图标对查看和修改DRC错误 很有帮助。点击图标“ ”可以使错误标记在显示和隐藏 之间切换。对版图进行修改后，如果想要去掉错误标记，点 击错误导航界面中的图标“ ”。点击图标“ ”可以 在版图中标记下一个DRC错误，点击图标“ ”可以在 版图中标记上一个DRC错误。点击图标“ ”可以对错 误导航界面进行设置，对于一般的DRC检查，默认的设置 是比较符合需要的，不需要另外再作修改。点击图标“ ” 会出现一个下拉菜单，此菜单中比较经常用的选项是 “Export DRC Result”，即导出DRC结果。
要对整个单元的版图进行设计规则检查，选择命令 Tools→DRC。如果只对单元的一部分进行设计规则检查， 选择命令Tools→DRC Box，然后在要检查的版图上按住鼠 标左键画一个矩形框来确定检查的范围。
在运行DRC的过程中，在版图界面会出现一个与图5.1 类似的对话框，这个对话框中列出了被检查单元的名字、使 用的设计规则文件的名字、当前正在检查的设计规则的名字、 使用的时间、估计要做完全部检查所剩余的时间及已经完成 的设计规则检查的数量。对每个检查出来的错误，对话框中 会列出规则名和错误的数量。这个对话框中的内容同样会被 保存在DRC结果报告中。可以通过DRC错误导航来查看 DRC结果报告，所使用的命令是Actions→Open DRC Summary Report。
(4) Write terminal names for subcircuits：在注释语句中 给出子电路的端点名和网表中子电路的状态。例如：
X1 1 2 4 ICResPoly L=3.4u W=250n * X1 PLUS MINUS BULK
(5) Write shorted devices：如果在提取定义文件中 “IGNORE_SHORTS”被设置，则在网表的注释语句中写出 短路的器件，否则短路的器件将被忽略；如果在提取定义文 件中“IGNORE_SHORTS”没有被设置，则在网表中短路的 器件将作为正常器件被写进。
CMOS集成电路设计基础实用PPT课件
即 UGDP=|Ui-Uo|<|UTHP|
第31页/共76页
3. CD段 当Ui进一步增大， 且满足 Uo+|UTHP|≤Ui≤Uo+UTHN N管和P管的电流相等， 根据电流方程：
I DN
nCox
2
W L
N
(UGSN
UTHN )2
I DP
pCox
2
W L
N
(U
GSP
UTHP )2
第21页/共76页
CMOS传输门的直流传输特性
CMOS传输门的直流传输特性如图 所示， 它不存在阈值损失问题： (1) 当UGN=“0”， UGP=“1”时， N管、 P管均截止， Uo=0。
(2) 当UGN=“1”, UGP=“0”时， Ui由“0”升高到“1”的过程分为以下三个阶段(分析中， 设“1”为UDD=5Ｖ， “0”为接地(0 V）， UTHN=|UTHP|=0.9 V):
PD1
1 Tc
T1 0
(iDP
UDSP )dt
T2 0
(iDN
U DSN
)dt
iDP iDN
CL
dUo dt
式中Tc为输入信号周期
UDSP UDD Uo
功率延时积
功率延时积（PDP） =E=每操作消耗的能量=Pav×tp
能量延时积
能量延时积（EDP） =门的品质（度量）因子= E×tp
第10页/共76页
功（热）耗对设计的要求： 功耗影响设计：封装、冷却、电源线尺寸、电源容量、集 成度 功耗影响电路的可行性、成本、可靠性。 峰值功耗（确定电源线尺寸）、平均功耗（确定冷却、对 电池要求） 动态功耗（翻转功耗）、静态功耗（漏电功耗） 传播延时与功耗的关系：功耗延时积、能量延时积
第31页/共76页
3. CD段 当Ui进一步增大， 且满足 Uo+|UTHP|≤Ui≤Uo+UTHN N管和P管的电流相等， 根据电流方程：
I DN
nCox
2
W L
N
(UGSN
UTHN )2
I DP
pCox
2
W L
N
(U
GSP
UTHP )2
第21页/共76页
CMOS传输门的直流传输特性
CMOS传输门的直流传输特性如图 所示， 它不存在阈值损失问题： (1) 当UGN=“0”， UGP=“1”时， N管、 P管均截止， Uo=0。
(2) 当UGN=“1”, UGP=“0”时， Ui由“0”升高到“1”的过程分为以下三个阶段(分析中， 设“1”为UDD=5Ｖ， “0”为接地(0 V）， UTHN=|UTHP|=0.9 V):
PD1
1 Tc
T1 0
(iDP
UDSP )dt
T2 0
(iDN
U DSN
)dt
iDP iDN
CL
dUo dt
式中Tc为输入信号周期
UDSP UDD Uo
功率延时积
功率延时积（PDP） =E=每操作消耗的能量=Pav×tp
能量延时积
能量延时积（EDP） =门的品质（度量）因子= E×tp
第10页/共76页
功（热）耗对设计的要求： 功耗影响设计：封装、冷却、电源线尺寸、电源容量、集 成度 功耗影响电路的可行性、成本、可靠性。 峰值功耗（确定电源线尺寸）、平均功耗（确定冷却、对 电池要求） 动态功耗（翻转功耗）、静态功耗（漏电功耗） 传播延时与功耗的关系：功耗延时积、能量延时积
数字电路版图设计PPT课件
4
2.2 命令行选项
L-Edit还可以用Windows任务栏上的Start（开始）按 钮打开的菜单上的Run（运行）命令启动。在Run（运行） 对话框中用Browse（浏览）按钮选择ledit.exes所在目录。 在ledit.exes命令后面加TDB文件名称将打开该TDB文件。 在命令行还可以命令行选项实现一些特殊目的：例如选项 -f1忽略配置文件（见应用参数设置）；选项-f1忽略注册 信息；选项-n隐藏L-Edit的标题屏幕；选项-d防止当前默 认目录的变化，保持上次使用的目录为默认目录（如不同 该标志，L-Edit设置上次在命令行指定的TDB文件的目录 为当前目录）；选项-s防止L-Edit命令与命令行中的TDB文 件连接等。
启动L-Edit后，L-Edit会寻找初始化文件ledit.tdb.该文件内含有
L-Edit的各种设置信息。L-Edit先在当前目录查找。如在当前目录中不
存在该文件，L-Edit会接着在L-Edit执行文件所在目录寻找。如不能找到
这个文件，L-Edit会给出警告。 .
3
不管能否找到初始文件，L-Edit窗口都打开，同时创建一个 新TDB文件Layouto以及一个新单元Cello.
另一种打开L-Edit窗口途径是使用某个特殊文件的设置 信息：双击文件目录或资源管理器中TDB文件的图标。TDB 文件是L-Edit的设计文件或数据库文件，内含L-Edit的设置信 息，也可能有版图数据。用这种方式打开L-Edit，同时打开 该TDB文件和它的单元。TDB文件图标的例子如图2所示：
.
实验五 数字电路版图设计（LEDIT）
集成电路设计通常需要经历三个阶段：系统设计、 电路设计和版图设计。版图设计是IC设计的重要一环， 这也是IC设计的最后一个环节。版图编辑一般只能在 大型计算机和工作站上进行，因而硬件造价高，操作 复杂，维护困难。当然对于规模不是很大的电路，也 有一些微机版的版图编辑软件可以采用。在微机上使 用最为普通的是Tanner Tools中的L-Edit。其设计结 果的输出格式通常为标准的CIF格式，版图可以人工 布局布线，也可以根据电路设计完成后生成的EDIF
《基于Tanner的集成电路版图设计技术》课件第一章 集成电路设计前沿技术
围绕移动互联网、信息家电、物联网、云计算、智能电网、智能监 控等战略性新兴产业和重点领域的应用需求，集成电路涵盖了智能终端 芯片、网络通信芯片、信息安全芯片、视频监控设备芯片、数字电视芯 片等类型芯片。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。
《集成电路版图设计与TannerEDA工具的使用》课件第2章
图2.9 反相器的尺寸标注方法
反相器的驱动能力与其尺寸有着密切的关系，尺寸越大 其等效电阻越小，驱动能力也就越大。
2.3.2 CMOS与非门
当所有给定条件中至少有一个条件不满足时，结果才能 出现，这种逻辑关系就是“与非”逻辑关系，实现“与非” 逻辑关系的门电路就叫做与非门(NAND Gate)。本节将介绍 两输入的与非门，其他更多输入的与非门可以通过MOS管 的扩展来实现。
在反相器电路图中，同样需要标注尺寸，其标注方法如 图2.9所示。在图2.9(a)中，P代表PMOS晶体管的尺寸，N代 表NMOS管的尺寸。标注的尺寸同样是晶体管的宽度在前， 长度在后或可以省略。图2.9(b)给出了另外一种标注方法， 即PMOS晶体管的宽度在前，NMOS晶体管的宽度在后，晶 体管的长度省略。
NMOS晶体管由埋在P型衬底中的N型漏区和源区构成。 源、漏之间的电流是由通过源极和漏极之间的N型导电沟道 中的电子形成的。图2.2给出了NMOS晶体管的结构图和电 路符号图。
图2.2 NMOS晶体管的结构图和电路符号图
NMOS晶体管和PMOS晶体管的衬底总是连接到固定电 平上。对于NMOS晶体管来说，衬底总是接逻辑“0”电平。 当NMOS晶体管的栅极接逻辑“1”电平的时候，晶体管导通。
图2.4(b)给出了PMOS晶体管的开关模型，当PMOS晶体 管的栅极加上逻辑“0”电平的时候，开关“闭合”或者“导 通”，漏极和源极被连接起来，漏极的电平可以传递到源极。 与NMOS晶体管类似，PMOS开关在传递“1”电平的时候性 能比传递“0”电平的时候要好。正因为NMOS晶体管和 PMOS晶体管在源极和漏极之间分别传递“0”和“1”的时候 有很好的开关性能，所以通常用NMOS晶体管传递逻辑“0” 电平，而用PMOS晶体管传递逻辑“1”电平。逻辑“0”电平 通常由芯片的地电平来表示；反之，逻辑“1”电平由电源电 压表示。
第6章集成电路版图设计概述-PPT课件
版图之一
版图之二
上面的版图有些复杂，看不清图形的细节，下面 我们先从认识简单的单元电路的版图开始，学习 版图的设计方法.
NMOS 管的版图
Poly-silicon N select
Active
P select
Metal
P-sub
PMOS
Nwell
CMOS-工艺的 横向-PNP
N-Well
第6章 版图设计概述及L-Edit简介
集成电路版图设计工作非常复杂，掌握集成电路 的版图设计技术不可能毕其功于一役，必须循序 渐进。在学习中不可能一次将所有细节都搞清楚， 有时我们需要忽略一些细节，而只关心问题的主 要方面，细节问题待以后学习。 下面我们先认识一下实际版图。 看两个用L-Edit设计的版图的例子：
Device Extract
组件特性提取器，可以生成电路串接文件，可以从布局 图形中，提取组件特性，包括电阻、电容、组件长度、 组件宽度和面积。 L-Edit/Extract 可将由 L-Edit 所画出的 layout 生成出 SPICE netlist,用来作 LVS 比对或者是用 T-SPICE 去做 layout 后段仿真。它能够提取出组件和使用者自己定义 的子电路,支持 90 度和 45 度的对象。电路中去标示组 件及节点对于寻找layout 里面的元素可以达到快速的提 取。 对 于 大 多 数 共 同的组 件 参数都 可 提取出 来 , 像 是 MOSFET 长 , 宽, 源极/ 汲极面积和周长。 Diodes, BJTs, MESFETs, JFETs 的面积。对于有阶层的子电路也能提 取，还包含电容和电阻。
APR (Standard Cell Place & Route)
tanner L-edit 软件基本操作知识演示幻灯片
（4）文件---保存，保存在自己所选目录下，注意不含中文， 这里选择E:\L_edit，并命名为EX1。
三、使用L_edit绘制版图
（5）取代设定：选择 “文件”--“替换设 置”，从Browse选 择“D:\Program
Files\Tanner EDA\L-
Edit and
LVS\SPR\Lights\Lay out\lights.tdb”，主要 是采用其内的DRC 信息、layers信息。
（11）检查错误：打开 “设置”--DRC设置， 则可以观看详细的设 计规则，， 从Rules list列表框中选择3.1
Poly Minimum Width 选项中可以观看该条 设计规则设定poly最小 宽度为2个lambda，依 此修改poly宽度为2个 lambda，那么如何修 改呢？
三、使用L_edit绘制版图
三、使用L_edit绘制版图
（10）设计规则检查： 由于绘制的图样是要 制作集成电路的掩膜 图样，必须配合设计 规则绘制图层，才能 确保制程时的效率。 选择 工具---DRC 命令， 打开 Design Rule Check 对话框，如右图 所示，报错“最小宽 度少于两个Lambda”
三、使用L_edit绘制版图
三、使用L_edit绘制版图
（7）环境设定：绘制布局图， 必须要有确实的大小，因此 绘图前先要确认或设定坐标 与实际长度的关系。选择 “设置”命令，打开 “设计” 对话框，在其中的 Technology 选项卡中出现使用技术的名 称、单位与设定，本范例中 的技术单位 Technology units 为以 Lambda 为单位， 而 Lambda单位与内部单位 Internal Unit的关系可在 Technology setup选项组中进 行设定，我们设定一个 Lambda 为1000个 Internal Unit， 也设定一个 Lambda 等于一个 Micron。
三、使用L_edit绘制版图
（5）取代设定：选择 “文件”--“替换设 置”，从Browse选 择“D:\Program
Files\Tanner EDA\L-
Edit and
LVS\SPR\Lights\Lay out\lights.tdb”，主要 是采用其内的DRC 信息、layers信息。
（11）检查错误：打开 “设置”--DRC设置， 则可以观看详细的设 计规则，， 从Rules list列表框中选择3.1
Poly Minimum Width 选项中可以观看该条 设计规则设定poly最小 宽度为2个lambda，依 此修改poly宽度为2个 lambda，那么如何修 改呢？
三、使用L_edit绘制版图
三、使用L_edit绘制版图
（10）设计规则检查： 由于绘制的图样是要 制作集成电路的掩膜 图样，必须配合设计 规则绘制图层，才能 确保制程时的效率。 选择 工具---DRC 命令， 打开 Design Rule Check 对话框，如右图 所示，报错“最小宽 度少于两个Lambda”
三、使用L_edit绘制版图
三、使用L_edit绘制版图
（7）环境设定：绘制布局图， 必须要有确实的大小，因此 绘图前先要确认或设定坐标 与实际长度的关系。选择 “设置”命令，打开 “设计” 对话框，在其中的 Technology 选项卡中出现使用技术的名 称、单位与设定，本范例中 的技术单位 Technology units 为以 Lambda 为单位， 而 Lambda单位与内部单位 Internal Unit的关系可在 Technology setup选项组中进 行设定，我们设定一个 Lambda 为1000个 Internal Unit， 也设定一个 Lambda 等于一个 Micron。