电子科大20春《数字逻辑设计及应用》在线作业答案
电子科技大学数字逻辑设计及应用作业答案
答案+我名字查看考卷——作业提交1当前得分：15 分(总分：100 分)，折合成百分制共 15 分。
返回作业提交11.逻辑函数，请问其反函数 。
()()()[参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分2. 有关异或逻辑的描述不正确的是 。
() 异或逻辑的反函数是同或逻辑 () 异或逻辑的对偶逻辑是同或逻辑() 一个逻辑变量和0异或得到的是其反函数 [参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分3. 已知一个逻辑的最小项之和为F(, , )=∑m(0,4,7) ，以下哪个等式成立。
()()()[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分4. 下面所描述的逻辑函数表达式中，哪一种可以直接从真值表中得到，而无需其他中间步骤。
() 标准形式() 最简与或式() 与非-与非形式[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分5.下面有关最小项的描述正确的是。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分6. 下面有关逻辑函数的描述中，正确的是。
() 逻辑函数的最小项之和是唯一的() 逻辑函数的最简与或表达式是唯一的() 逻辑函数的与非-与非逻辑表达式是唯一的[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分7. 请问或非逻辑的对偶关系是。
() 或非逻辑() 与非逻辑() 与或非逻辑[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分8.逻辑函数，请问其最小项之和为。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分9. 逻辑函数Y(, , , )=∑m(0,2,4,6,9,13) + (1,3,5,7,11,15)的最简与或式为（）() +’’() ’+() +[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分10.逻辑函数Y的真值表如下：。
电子科技大学20春《EDA技术》在线作业3.doc
1.EDA设计流程包括( )、设计输入、设计处理和器件编程四个步骤。
A.设计准备B.总体设计C.详细设计D.设计数据【参考答案】: A2.请在下例的语句中选择所需的符号____。
signal a,b,c :std_logic;c____a＋b after 10ns;A.:＝B.<＝C.＝＝D.＝【参考答案】: B3.下面关于信号和变量的比较，错误的是（）。
A.信号赋值可以有延迟时间B.变量赋值无时间延迟C.变量可以看作硬件的一根连线 D.进程对信号敏感【参考答案】: C4.基于下面技术的PLD器件中允许编程次数最多的是（）。
A.FLASHB.EEPROMC.PROMD.SRAM【参考答案】: D5.MAX+PLUS的文本文件类型是（后缀名）是A.*.scfB.*.vhdC.*.gdfD.*.sof【参考答案】: B6.关于数组A的定义如下：signal A：bit_vector(7 downto 0);那么，A=“00110101”，A(7 downto 5)＝_____________。
A.’010B.‘001C.‘011D.’100【参考答案】: B7.一个完整结构的结构体由哪两个基本层次组出A.数据说明和进程B.结构体说明和结构体功能描述C.顺序描述语句和并行执行语句 D.结构体例化和结构体赋值【参考答案】: B8.文本输入方式是指采用（）进行电路设计的方式。
A.CB.硬件描述语言C.CD.JAVA【参考答案】: B9.字符串型文字O“1234”的长度为___________。
A.12B.4C.8D.16【参考答案】: A10.EDA的设计验证包括（）、时序仿真和器件测试三个过程。
A.形式仿真B.数值仿真C.功能仿真D.行为仿真【参考答案】: C11.值为“1110”的标准逻辑矢量，进行sla运算后值为____________ 。
A.1100B.1101C.1110D.1000【参考答案】: B12.在verilog语言中，a=4b'1011，那么^a=A.4b'1011B.4b'1111C.1b'1D.1b'0【参考答案】: C13.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，（）是错误的。
电子科技大学期末数字电子技术考试题a卷-参考答案
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分一、To fill your answers in the blanks （1’×25）1. If [X]10= - 110, then [X]two's-complement =[ ]2,[X]one's-complement =[ ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 0 ]2421B. [1625]10=[01001 ]excess-3C. [ 1010011 ]GRAY =[10011000 ]8421BCD3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ).4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V .5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic.6. A sequential circuit whose output depends on the state alone is called a Moore machine.7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least.8. If we use the simplest state assignment method for 130 sates, then we need at least8state variables.9. One state transition equation is Q*=JQ'+K'Q. If we use D flip-flop to complete the equation, the D input terminal of D flip-flop should be have the function D= JQ'+K'Q.10.Which state in Fig. 1 is ambiguous D11.A CMOS circuit is shown as Fig. 2, its logic function z= A’B’+ABFig. 1 Fig. 212.If number [A]two's-complement =01101010 and [B]one's-complement =1001, calculate [A-B]two's-complement and indicate whether or not overflow occurs.(Assumed the number system is 8-bit long)[A-B]two's-complement = 01110000, overflow no13. If a RAM’s capacity is 16K words × 8 bits, the address inputs should be 14bits; We need 8chips of 8K ⨯8 bits RAM to form a 16 K ⨯ 32 bits ROM..14. Which is the XOR gate of the following circuit A .15.There are 2n－n invalid states in an n-bit ring counter state diagram.16.An unused CMOS NOR input should be tied to logic Low level or 0 .17.The function of a DAC is translating the Digital inputs to the same value of analogoutputs.二、Complete the following truth table of taking a vote by A,B,C, when more than two of A,B,C approve a resolution, the resolution is passed; at the same time, the resolution can’t go through if A don’t agree.For A,B,C, assume 1 is indicated approval, 0 is indicated opposition. For the F,A B C F三、The circuit to the below realizes a combinational function F of four variables. Fill in the Karnaugh map of the logic function F realized by the multiplexer-based circuit. (6’)四、(A) Minimize the logic function expressionF = A·B + AC’ +B’·C+BC’+B’D+BD’+ADE(H+G) （5’）F = A·B + AC’ +B’·C+BC’+B’D+BD’ = A·(B ’C )’ +B’·C+BC’+B’D+BD’= A +B’·C+BC’+B’D+BD’+C ’D (或= A +B’·C+BC’+B’D+BD’+CD ’)= A +B’·C+BD’+C ’D (或= A + BC’+B’D +CD ’)(B) To find the minimum sum of product for F and use NAND-NAND gates to realize it （6’）),,,(Z Y X W F Π(1,3,4,6,9,11,12,14)------3分 F= X ’Z ’+XZ -----2分 =( X ’Z ’+XZ)’’=(( X ’Z ’)’(XZ)’)’ ------1分五、Realize the logic function using one chip of 74LS139 and two NAND gates.（8’）∑=)6,2(),,(C B A F ∑=)3,2,0(),,(E D C GF(A,B,C)=C’∑(1,3) ---- 3分 G(C,D,E)=C’∑(0,2,3) ----3分-六、Design a self-correcting modulo-6 counter with D flip-flops. Write out the excitation equations and output equation. Q2Q1Q0 denote the present states, Q2*Q1*Q0* denote the next states, Z denote the output. The state transition/output table is as following.（10’）Q2Q1Q0Q2*Q1*Q0*Z000 100 0100 110 0110 111 0111 011 0011 001 0001 000 1激励方程式：D2=Q0’（2分，错-2分）D1=Q2 （2分，错-2分）D0=Q1 （2分，错-2分）修改自启动：D2=Q0 +Q2Q1’（1分，错-1分）D1=Q2+Q1Q0’（1分，错-1分）D0=Q1+Q2Q0 （1分，错-1分）输出方程式：Z=Q1’Q0 （1分，错-1分）得分七、Construct a minimal state/output table for a moore sequential machine, that will detect the input sequences: x=101. If x=101 is detected, then Z=1.The input sequences DO NOT overlap one another. The states are denoted with S0~S3.（10’）For example:X：0 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 ……Z：0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 ……state/output table八、Please write out the state/output table and the transition/output table and theexcitation/output table of this state machine.（states Q2 Q1=00~11, use the state name A~D ）（10’）Transition/output table State/output table Excitation/output table（4分） （3分） （3分）评分标准：转移/输出表正确，得4分；每错一处扣0.5分，扣完4分为止；由转移/输出表得到状态/输出表正确，得3分；每错一处扣0.5分，扣完3分为止；激励/输出表正确，得3分；每错一处扣0.5分，扣完3分为止。
电子科技大学20春《电子技术基础》在线作业1.doc
1.N个触发器可以构成能寄存（）位二进制数码的寄存器A.N-1B.NC.N1D.2N【参考答案】: B2.PN结加正向电压时，空间电荷区将（）A.变窄B.基本不变C.变宽【参考答案】: A3.一位8421BCD码计数器至少需要（）个触发器A.3B.4C.5D.10【参考答案】: B4.一个触发器可记录一位二进制代码，它有（）个稳态。
A.0B.1C.2D.3【参考答案】: C5.在晶体管电压放大电路中，当输入信号一定时，静态工作点设置偏向截止区将可能产生( )A.底部失真B.顶部失真C.交越失真D.频率失真【参考答案】: B6.为了改善整流电压的脉动程度，要在整流电路中加接（）A.变频器B.滤波器C.稳压器【参考答案】: B7.固定偏置基本放大电路出现饱和失真时，应调节RB，使其阻值（）A.增大B.减小C.先增大后减小【参考答案】: A8.对某电路中一个NPN型硅管测试，测得UBE>0，UBC>0，UCE>0，则此管工作在（）A.放大区B.饱和区C.截止区【参考答案】: B9.负反馈对放大电路性能的影响，下列叙述中正确的是（）A.提高放大倍数B.降低放大倍数的稳定性C.带负载能力降低D.改善波形失真【参考答案】: D10.稳压电源中的稳压二极管工作于（）状态。
A.正向导通B.反向截止C.反向击穿【参考答案】: C11.直流稳压电源一般是由（）、（）、滤波、稳压四部分组成A.变压B.变频C.整流【参考答案】: AC12.直流稳压电源一般是由变压、整流、（）、（）四部分组成A.变频B.滤波C.稳压【参考答案】: BC13.如果希望减小放大电路从信号源索取的电流，则可采用（）；如希望负载变化时，输出电流稳定，应引入（）A.电压负反馈B.电流负反馈C.串联负反馈D.并联负反馈【参考答案】: BC14.单相半波整流电路只利用了电源的半个周期。
A.错误B.正确【参考答案】: B15.稳压二极管与限流电阻配合能起到稳压作用，在电路中稳压管的阳极接电源的负极。
数字逻辑设计及应用 本科2 答案
电子科技大学网络教育考卷（B 卷）(20 年至20 学年度第 学期)考试时间 年 月 日(120分钟) 课程 数字逻辑设计及实践（本科） 教师签名_____一、填空题(每空1分，共20分) 1、请完成如下的进制转换：10110.112= 26.6 8= 22.75 10= 16.C 16； 2、28.510= 11100.1 2= 34.4 8= 1C.8 16= 00101000.0101 8421BCD3、某带符号的二进制数的反码是1010101，则该数对应的原码是 1101010 ，补码是 1101011 ；4、A ⊕B= AB /+A /B ；(A ⊕B)/= AB+A /B / ；5、正逻辑和负逻辑之间的关系是 对偶 ；6、请问图1-6的逻辑为：Y= A / ；7、已知某集成门电路输出和输入的高电平的最小值分别为min IH min OH V V 、；输出和输入的低电平最大值分别为：max IL max OL V V 、；请问该门电路高电平的直流噪声容限NH V = min OH min IH V V - ；低电平的直流噪声容限NL V =m a x IL max OL V V - ；8、某状态机的状态数为129，请问至少需要 8 位编码才能完成；9、如果要从多路输入数据中，选出一路作为输出，应采用 数字选择 器来实现； 10、如果要比较两个二进制数的大小，应采用 比较器 器来实现；11、如果待实现的时序状态机中存在状态循环圈，应采用 计数器 器来实现； 12、同时具备置0、置1、保持和反转的触发器是 JK 触发器；二、选择题（每题1分，共10分）1、 将十进制运算（-125-3）转换成带符号的8位（包括符号位）二进制补码运算，其结果为： ①. 00000000 ②. 10000000 ③. 11111111 ④. 100000112、请问下列逻辑中，与(A ·B)/相同的逻辑是 ；①. A /+B / ②. A+B ③. A ·B ④. A /·B /3、已知逻辑F(ABC)=Σm (1,3,5,7)，则下面的描述为正确的是：①. F(ABC)=ПM (0,2,4,6) ②. F=C③. F D =Σm (0,2,4,6) ④. F=A+B4、要实现8选1的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：①. 8、3 ②. 3 、8 ③. 8、8 ④. 3、35、如果实现5-32的译码器电路，需要 个74138（3-8译码器）来实现：①. 2 ②. 3 ③. 4 ④. 86、要实现256进制（模为256）的二进制计数器，需要 个74163（4位二进制加计数器）来实现①. 2 ②. 3 ③. 8 ④. 167、要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：①. 8 ②. 4 ③. 3 ④. 28、如果用触发器和门电路来实现12进制的计数器，则至少需要 个触发器：①. 2个 ②. 3个 ③. 4个 ④. 5个9、一个JK 触发器的驱动方程为X K J ==，则其逻辑功能与以下哪种触发器相同：①. JK 触发器 ②. SR 触发器 ③. D 触发器 ④. T 触发器10、555时基电路外界阻容元件构成自激多谐振荡器，当检小组容元件的数值时，将使： ①. 振荡周期减小 ②. 振荡幅度减小③. 振荡频率降低 ④. 振荡周期增大三、判断题（每题1分，共10分）1、存储单元是时序状态机不可缺少的组成部分；（ √ ）2、7485为4位二进制比较器。
数字电路与逻辑设计习题及参考答案 精品
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
20秋《数字逻辑设计及应用》在线作业3【电子科技大学答案】
7.和十六进制数5A.5等值的二进制数是 A.1010010.0101 B.1011010.101 C.1011010.0101 D.1010101.0101
多选题 1.表达式A＋A＋A和B×B×B的值分别是 A.0 B.1
20秋《数字逻辑设计及应用》在线作业3 红字部分为答案！
单选题 1.一个多输入与非门，输出为0的条件是 A.只要有一个输入为1，其余输入无关 B.只要有一个输入为0，其余输入无关 C.全部输入均为1 D.全部输入均为0
2.一块八选一的数据选择器，其地址(选择输入)码有 A.1位 B.3位 C.4位 D.8位
8.相同计数模的脉冲同步计数器，使用的触发器个数比脉冲异步计数器多。 A.正确 B.错误
C.A D.B
2.欲从多路输入数据中选取一路输出时，应采用()；欲比较两个二进制数数值大小关系时，应采用 ()。 A.数据选择器 B.数值比较器 C.加法器 D.触发器
判断题 1.n个变量构成的任一个最小项，它总共有另外n个最小项和它是逻辑相邻的。 A.正确 B.错误
2.施密特，输出为1的条件是 A.只要有一个输入为1，其余输入无关 B.只要有一个输入为0，其余输入无关 C.全部输入均为1 D.全部输入均为0
4.是四变量A，B，C，D构成的最小项是 A.A B.AB C.ABC D.ABCD
5.下列电路中，是时序电路的是 A.二进制译码器 B.移位寄存器 C.数值比较器 D.编码器
3.双极型晶体三极管，只要发射结反偏，则一定处于截止状态。 A.正确 B.错误
4.任何一个逻辑函数的最简与或式一定是唯一的。 A.正确 B.错误
电子科技大学《数字逻辑设计及应用》20春期末考试
电子科技大学《数字逻辑设计及应用》20春期末考试
一、单选题
1.EPROM是指()
A.随机读写存储器
B.只读存储器
C.可擦可编程只读存储器
D.电可擦可编程只读存储器
正确答案：C
2.下面各个组成部分，对于一个时序逻辑来说，不可缺少的是()
A.mealy型输出
B.输入
C.moore型输出
D.存储单元
正确答案：D
3.n级触发器构成的环形计数器，其有效循环的状态数为()
A.n个
B.2n个
C.2n-1个
D.2n个
正确答案：A
4.脉冲异步时序逻辑电路的输入信号可以是()
A.模拟信号
B.电平信号
C.脉冲信号
D.以上都不正确
正确答案：C
5.组合逻辑电路输出与输入的关系可用()描述
A.真值表
B.状态表
C.状态图
D.以上均不正确
正确答案：A
6.一块十六选一的数据选择器，其数据输入端有()个
A.16
B.8
C.4
D.2
正确答案：A
7.数字系统中，采用()可以将减法运算转化为加法运算
A.原码
B.补码
C.Gray码。
《数字逻辑-应用与设计》部分习题参考答案
6.4d 激励表达式： T1=F1+F3’F2’ T2=F2+F3’F1’x1’+F3’x1x2’x3+F3’F2’F1’x3’ T3=F3F2’+F2F1+F1x1’+F1x3’
十进制 +12 -12 +9.5 -22.5
+19.75 -17.25
以 1 为基的补码 01100 10011 01001.1
1 01001.0 10011.11 101110.10
以 2 为基的补码 01100 10100 01001.1
1 01001.1 10011.11 101110.11
Made by HeYuchu&QinPiqi
5.b 略(见课本附录 B-奇数号习题参考答案)
6.1c 激励表达式：
S3=F2F1’x S2=F3’F1x+F3F1’x S1=F1’x+F2F1’+F3x R3=F3 R2=x’+F3’F1’ R1=F3’F2’F1+F1x’
6.1d 激励表达式：
R1=F1 R2=F2 R3=F1’ S1=F3’F2’F1’ S2=F3’F2’F1’x1’+F3’F2’F1’x3’+F3’F2’x1x2’x3 S3=F2F1+F1x1’+F1x2+F1x3’
or=A’B+A’C=(A+B’)’+(A+C’)’=[(A+B’)(A+C’)]’ f. (A’B’)’(CD’)’=(A’B’+CD’)’=(A+B)’+(C’+D)’ g. W+Q=(W’Q’)’ h. (A+B+C)D=(AD+BD+CD)=(A’+D’)’+(B’+D’)’+(C’+D’)’ i. (AB’+C’D+EF)’=[(A’+B)’+(C+D’)’+(E’+F’)’]’=(A’+B)(C+D’)(E’+F’) j. [(A+B)’+C’]’=(A’B’+C’)’=(A’B’)’C=(A+B)C
电子科技大学《数字逻辑设计及应用》20春期末考试
(单选题)1: EPROM是指（）
A: 随机读写存储器
B: 只读存储器
C: 可擦可编程只读存储器
D: 电可擦可编程只读存储器
正确答案: C
(单选题)2: 下面各个组成部分，对于一个时序逻辑来说，不可缺少的是（）A: mealy型输出
B: 输入
C: moore型输出
D: 存储单元
正确答案: D
(单选题)3: n级触发器构成的环形计数器，其有效循环的状态数为（）
A: n个
B: 2n个
C: 2n-1个
D: 2n个
正确答案: A
(单选题)4: 脉冲异步时序逻辑电路的输入信号可以是（）
A: 模拟信号
B: 电平信号
C: 脉冲信号
D: 以上都不正确
正确答案: C
(单选题)5: 组合逻辑电路输出与输入的关系可用（）描述
A: 真值表
B: 状态表
C: 状态图
D: 以上均不正确
正确答案: A
(单选题)6: 一块十六选一的数据选择器，其数据输入端有（??? ??）个
A: 16
B: 8
C: 4
D: 2
正确答案: A
(单选题)7: 数字系统中，采用（）可以将减法运算转化为加法运算
A: 原码。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
B: 正确
正确答案: B
(判断题)16: 因为D触发器的特性方程是Qn+1＝D，所以任何时候均有Q＝D
A: 错误
B: 正确
正确答案: A
(判断题)17: 若AB＝AC，一定是B＝C。
A: 错误
B: 正确
正确答案: A
(单选题)1: 逻辑式A+B（C+D）的对偶式是
A: AB+CD
B: A(B+CD)
A: A
B: A＋B
C: A＋B＋C
D: A＋D
正确答案: A
(单选题)4: 下列电路中能够把串行数据变成并行数据的电路应该是
A: JK触发器
B: 3/8线译码器
C: 移位寄存器
D: 十进制计数器
正确答案: C
(单选题)5: TTL电路使用的电源电压VCC＝
A: 0.2V
B: 0.8V
C: 3.6V
C: ABCD
D: A+B+C+D
正确答案: B
(单选题)2: 属于组合逻辑电路的部件是（ ）
A: 编码器
B: 寄存器
C: 触发器
D: 计数器
正确答案: A
(单选题)3: 逻辑式A(A+B)(A+B+C)(A＋B＋C＋D)＝
A: A
B: A＋B
C: A＋B＋C
D: A＋D
正确答案: A
(单选题)4: 下列电路中能够把串行数据变成并行数据的电路应该是
A: 与
B: 或
C: 非
D: 相除
正确答案: A,B,C
(判断题)10: 相同逻辑功能的TTL电路和CMOS电路相比，前者功耗大。
A: 错误
B: 正确
正确答案: B
(判断题)11: 某门电路对正逻辑而言是与非门，对负逻辑而言则是或非门。
A: 错误
B: 正确
正确答案: B
(判断题)12: 扭环形计数器都是不能自启动的。
D: 5V
正确答案: D
(单选题)6: L=AB+C 的对偶式为：（ ）
A: A+BC
B: (A+B)C
C: A+B+C
D: ABC
正确答案: B
(单选题)7: n级触发器构成的环形计数器，计数模是
A: n
B: 2n
C: 2n -1
D: 2n
正确答案: A
(多选题)8: 幅度为Vm的矩形脉冲的上升沿时间tr是指从（）上升到（）之间的时间间隔。
(单选题)1: 逻辑式A+B（C+D）的对偶式是
A: AB+CD
B: A(B+CD)
C: ABCD
D: A+B+C+D
正确答案: B
(单选题)2: 属于组合逻辑电路的部件是（ ）
A: 编码器
B: 寄存器
C: 触发器
D: 计数器
正确答案: A
(单选题)3: 逻辑式A(A+B)(A+B+C)(A＋B＋C＋D)＝
A: 0.1V: 0.9Vm
正确答案: A,D
(多选题)9: 逻辑代数的三种基本运算是
A: 与
B: 或
C: 非
D: 相除
正确答案: A,B,C
(判断题)10: 相同逻辑功能的TTL电路和CMOS电路相比，前者功耗大。
A: 错误
B: 正确
正确答案: B
(判断题)11: 某门电路对正逻辑而言是与非门，对负逻辑而言则是或非门。
正确答案: B
(单选题)7: n级触发器构成的环形计数器，计数模是
A: n
B: 2n
C: 2n -1
D: 2n
正确答案: A
(多选题)8: 幅度为Vm的矩形脉冲的上升沿时间tr是指从（）上升到 （）之间的时间间隔。
A: 0.1Vm
B: 0.2Vm
C: 0.8Vm
D: 0.9Vm
正确答案: A,D
(多选题)9: 逻辑代数的三种基本运算是
(判断题)16: 因为D触发器的特性方程是Qn+1＝D，所以任何时候均有Q＝D
A: 错误
B: 正确
正确答案: A
(判断题)17: 若AB＝AC，一定是B＝C。
A: 错误
B: 正确
正确答案: A
A: 错误
B: 正确
正确答案: B
(判断题)12: 扭环形计数器都是不能自启动的。
A: 错误
B: 正确
正确答案: A
(判断题)13: （1000）8421BCD表示十进制数10。
A: 错误
B: 正确
正确答案: A
(判断题)14: 若A＋B＝A＋C，则一定是B＝C。
A: 错误
B: 正确
正确答案: A
(判断题)15: 一个十进制计数器，可以作为十分频器使用。
A: 错误
B: 正确
正确答案: A
(判断题)13: （1000）8421BCD表示十进制数10。
A: 错误
B: 正确
正确答案: A
(判断题)14: 若A＋B＝A＋C，则一定是B＝C。
A: 错误
B: 正确
正确答案: A
(判断题)15: 一个十进制计数器，可以作为十分频器使用。
A: 错误
B: 正确
正确答案: B
A: JK触发器
B: 3/8线译码器
C: 移位寄存器
D: 十进制计数器
正确答案: C
(单选题)5: TTL电路使用的电源电压VCC＝
A: 0.2V
B: 0.8V
C: 3.6V
D: 5V
正确答案: D
(单选题)6: L=AB+C 的对偶式为：（ ）
A: A+BC
B: (A+B)C
C: A+B+C
D: ABC