计算机组成09期末试卷答案_城院

浙江大学城市学院

2008 — 2009学年第二学期期末考试试卷

《计算机组成》

开课单位：计算分院；考试形式：闭卷；考试时间：2009_年_6_月_22日；

所需时间： 120 分钟

题序一二三四总分

得分

评卷人

一．选择题 (本大题共_25_题，每题_1_分，共__25__分。)

得分

C 1 单级中断系统中，CPU一旦响应中断，立即关闭_________标志，以防止本次中断服务结束

前同级的其他中断源产生另一次中断而被干扰。

A 中断允许 B中断请求 C 中断屏蔽 D DMA请求

A 2 交叉存储器实质上是一种多模块存储器，它用________方式执行多个独立的读写操作。

A流水 B 资源重复 C 顺序 D 资源共享

A 3 中断处理过程中，_______ 项是由硬件完成。

A 关中断

B 开中断

C 保存CPU现场

D 恢复CPU现场

B 4 为了便于实现多级中断，保存现场信息最有效的办法是采用_______。

A 通用寄存器B堆栈 C 存储器 D 外存

D 5 双端口存储器所以能进行高速读/写操作，是因为采用_______。

A 高速芯片

B 新型器件

C 流水技术

D 两套相互独立的读写电路

C 6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常

需采用_______。

A 堆栈寻址方式

B 立即寻址方式

C 隐含寻址方式

D 间接寻址方式

B 7 微程序控制器中，机器指令与微指令的关系是_______。

A 每一条机器指令由一条微指令来执行

B 每一条机器指令由一段用微指令编成的微程序来解释执行

C 一段机器指令组成的程序可由一条微指令来执行

D 一条微指令由若干条机器指令组成

A 8 某寄存器中的内容为指令码，只有CPU的_______才能识别它。

A 指令译码器

B 判断程序

C 微指令

D 时序信号

C 9 采用DMA方式传送数据时，每传送一个数据，就要占用一个_______ 的时间。

A 指令周期

B 机器周期

C 存储周期

D 总线周期

A 10 CPU响应中断请求的条件之一是______。

A 一条指令执行结束

B 一次 I/O 操作结束

C 机器内部发生故障

D 一次DMA 操作结束

B 11 直接映射cache的主要优点是实现简单。这种方式的主要缺点是_______。

A 它比其他cache映射方式价格更贵

B 如果使用中的2个或多个块映射到cache同一行，命中率则下降

C 它的存取时间大于其它cache映射方式

D cache中的块数随着主存容量增大而线性增加

C 12 CPU中指示下一条指令地址的寄存器是_______。

A 地址寄存器

B 指令计数器

C 程序计数器

D 指令寄存器

A 13 从信息流的传输速度来看，_______系统工作效率最低。

A 单总线

B 双总线

C 三总线

D 多总线

C 14 以下四种类型指令中，执行时间最长的是______。

A. RR型指令

B. RS型指令

C. SS型指令

D. 程序控制指令

C 15 用于对保存在某个寄存器中的操作数进行操作的寻址方式是______。

A 直接

B 间接

C 寄存器直接

D 寄存器间接

D 16算术运算指令的功能是______。

A 进行算术运算和逻辑运算

B 进行主存与CPU之间的数据传送

C 进行CPU和I/O设备之间的数据传送

D 进行算术运算

C 17 指令周期是指______。

A CPU从主存取出一条指令的时间

B CPU执行一条指令的时间

C CPU从主存取出一条指令加上执行一条指令的时间

D 时钟周期时间

B 18. 浮点加减法运算中，尾数结果为01.****或10.****时，需进行________处理。

A 左规

B 右规

C 舍去第一符号位D舍去第二符号位

B 19指令系统采用不同寻址方式的目的是______。

A 实现存贮程序和程序控制；

B 缩短指令长度，扩大寻址空间，提高编程灵活性；。

C 可直接访问外存；

D 提供扩展操作码的可能并降低指令译码的难度；

A 20. 某数进行____________运算,就是按位取反。

A 逻辑非

B 逻辑或

C 逻辑与D逻辑异

B 21 在机器数______中，零的表示形式是唯一的。

A 原码

B 补码

C 混合码

D 反码

A 22 主存贮器和CPU之间增加cache的目的是______。

A 解决CPU和主存之间的速度匹配问题

B 扩大主存贮器容量

C 扩大CPU中通用寄存器的数量

D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

A 23 周期挪用方式常用于______方式的输入/输出中。

A DMA

B 中断

C 程序传送

D 通道

D 24 下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是_____。

A 11001011

B 11010110

C 11000001

D 11001001

B 25 DMA控制器按其结构，分为选择型DMA控制器和_____________型DMA控制器。前者适用于

高速设备，后者适用于慢速设备。

A 慢速

B 多路

C 中断

D 通道

二．填空题(本大题共__10__题，每题__1___分，共__10___分。)

得分

1 在补码加减计算溢出判断中，单符号判断方式采用______和最高有效位的异或运算进行溢出

判断。

2 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用空间并行技术，后者

采用______________并行技术。

3一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有定点纯小数和____________两种表示方法。

4 三总线计算机的总线包括__________总线、存储总线和I/O总线。

5 反映主存速度指标的三个术语是存取时间、存储周期和存储器______。

6 在计算机系统中，多个系统部件之间信息传送的公共通路称为______。

7某机器系统指令长度为20位，具有双操作数指令、单操作数指令和无操作数指令三类指令形式，每个操作数地址规定用6位表示，若操作码字段固定为8位，现已设计m条双操作数指令，n条无操作数指令，在此情况下，这台机器最多可以设计出__________ 条单操作数指令。

8 浮点加、减法运算的步骤依次是零操作数检查、__________、尾数计算、结果规格化处理和

舍入处理。

9 算术/逻辑运算单元 (74181)通过控制端Ｍ的逻辑值选择是否封锁各位的_______输出，以实

现算术运算和逻辑运算的切换。

10定点计算机中,两个原码表示的数相乘的运算规则是:乘积的数值部分为两个正数相乘之积，乘积的符号位由两数的符号位按_________运算得到。

三．计算简答题(本大题共__5__题，每题__5__分，共__25___分。)

得分

1 指令和数据都用二进制代码存放在内存中，请从时空观角度回答CPU如何区分读出的代码是

指令还是数据。

指令和数据统统放在内存中,从形式上看,它们都是二进制数码。

从时间上：

指令：在取指周期中从内存读出的信息；

数据：由内存流向运算器。

从空间上：

指令：由内存流向控制器；

数据：由内存流向运算器。

2 简述采用哪几种技术手段可以加快存储系统的访问速度？

双端口存储技术

交叉存储技术

Cache技术（CDRAM技术）

3 某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个时钟周期，

总线时钟频率为133MHz，求总线带宽是多少？

8B*133MHz=1064MB/S

4.设cache有1、2、3、4共4个块，a、b、c、d等为主存中的块,访问顺序依此如下：a、b、c、

d、b、b、c、c、d、d、a ,下次若要再访问e块。要求:

1) 简述LRU算法特点；

近期最少使用(LRU)算法

●LRU算法将近期内长久未被访问过的行换出。每行也设置一个计数器，Cache每命中一次，

命中行计数器清零，其它各行计数器增1。当需要替换时，将计数值最大的行换出。

●这种算法保护了刚拷贝到Cache中的新数据行，有较高的命中率。

2) 计算采用LRU算法命中Cache的次数。

7次

LFU（最不经常使用）LRU（近期最少使用）

说明1块2块3块4块说明1块2块3块4块

a

a进入1000a进入0111

b

b进入1100b进入1022

c

c进入1110c进入2103

d

d进入1111d进入3210

b

命中1211命中4021

b

命中1311命中5032

c

命中1321命中6103

c

命中1331命中7204

d

命中1332命中8310

d

命中1333命中9420

a

命中2333命中0531

e

替换a1000替换b1042

5. X=-0.1001 Y=0.1110，采用变形补码计算X+Y并判断溢出。

[X]补=11.0111， [Y]补=00.1110

[X]补+ [Y]补=11.0111+00.1110=00.0101

无溢出

四．分析设计题(本大题共__4__题，每题__10__分，共__40___分。)得分

1. 如图所示为传送（MOV，OP码IR0IR1为 00）、加法（ADD，OP码IR0IR1为01）、取反（COM，

OP码IR0IR1为10）、十进制加法（ADT，OP码IR0IR1为11）四条指令的微程序流程图，每一框表示一个CPU周期。设控制存储器共可存储16条微指令。其中rs和rd指8个通用寄存器R0～R7的一个，每个CPU周期含4个时钟脉冲T1～T4。

1) 设微指令的微命令字段为12位，P测试字段和下一条微指令地址字段是多少位？

控制存储器共可存储16条微指令，故微指令地址字段为4位

两个测试条件，P字段为2位

微指令长度为18位

2) 控制存储器的存储容量至少是多少位？

容量=16*18b=288b

3) 给每条微指令分配一个确定的微地址（二进制编码表示）。

译码后的微指令可由两位操作码加进位信号决定，可以这样设计微地址：

取指 0000

MOV 0001

ADD 0101

COM 1001

ADT (R2+R1->R2) 1101

R2+R3->R3 1111

R2-R1->R2 1001

4）写出微地址转移逻辑表达式。UA0=P1*IR0*T4

UA1=P1*IR1*T4

UA2=P2*C*T4

UA3=1*T4

2. 如图所示为双总线结构的机器，IR为指令寄存器，PC为程序计数器（具有加1功能），M为

主存（受R/W#读写信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制的一个门电路。所有箭头线上的小圈表示控制信号的输入/输出点。例如R1i表示寄存器R1的输入，R1O表示寄存器R1的输出。未标信号的线表示直通，不受控制。

1) “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作。画出其指令周期流程图。

2) “JMP 35H”指令完成指定下一条指令地址为35H的指令功能操作。画出其指令周期流程图。

3) 若将主存M分成数存和指存两个存储器，通用寄存器R0～R3的输出直接连到x或y暂存器。

请修改数据通路，画出“ADD R2，R0”指令的指令周期流程图。

IR->PC Iro, G PCi

3.

1）某机器所使用的指令格式和寻址方式如下所示，机器字长为16位，有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的S(源)，D(目标)都是通用寄存器，M是主存的一个单元，MOV是传送指令，LDA为读数指令。请分析MOV指令和LDA 指令的指令格式和寻址方式特点;

15 10 9 8 7 4 3 0

OP 目标D 源S MOV S, D

15 10 9 8 7 4 3 0

OP 目标D

20 位地址LDA S, M

MOV 指令，

操作码为6位，指令系统共可有64条指令

双地址单字长指令 RR型

S和D均为4位地址，可指定16个通用寄存器中的一个。

LDA

操作码为6位，指令系统共可有64条指令

双地址二字长指令 RS型

目的D为4位地址，可指定16个通用寄存器中的一个。源S由20位内存地址决定。

2）某机器的指令格式如下所示， X为寻址特征位。

X=00：直接寻址；

X=01：用变址寄存器RX1寻址；

X=10：用变址寄存器RX2寻址；

X=11：相对寻址

设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：

①4420H ②2244H ③1322H ④3521H

0100 01 00 0010 0000 直接地址为 0010 0000 （20H）

0010 00 10 0100 0100 变址1 地址为 44H+0037H= 007BH

0001 00 11 0010 0010 相对地址为 22H+1234H=1256H 0011 01 01 0010 0001变址2 地址为21H+1122H=1143H

4. 下图是具有中断功能的计算机系统，TA,TB,TC 分别为设备A,B,C 的中断服务程序。 1）当CPU 正在执行主程序Main ，设备A,B,C 同时发出中断请求，请简述该具体情况的中断响应过程，画出Main 与TA,TB,TC 间的调用过程。

2）当CPU 正在执行设备B 的中断服务程序TB 时，设备A 是否可以中断TB ，执行TA ，为什么？ 3）下图做那种类型的改造，可以实现设备A 一有请求，CPU 立即响应中断？需要添加哪些部件？

1)一线中断处理过程

中断响应过程

Main

Main

TA TB TC TD

中断请求 中断响应

2)当CPU正在执行设备B的中断服务程序TB时，设备A是否可以中断TB，执行TA，因为同属同一级中断。

3）下图做那种类型的改造，可以实现设备A一有请求，CPU立即响应中断？需要添加哪些部件？

可以将一级中断改成多级中断，通过增加IM和多级中断的独立请求电路实现。

浙江大学城市学院

2008 — 2009 学年第二学期期末考试试卷

《计算机组成》

开课单位：计算分院；考试形式：闭卷；考试时间：2009年6月22日；

所需时间： 120分钟

题序一二三四总分

得分

评卷人

一．选择题 (本大题共 25题，每题1分，共25分。)

1 C

2 A

3 A

4 B

5 D

6 C

7 B

8 A

9 C 10 A

11 B 12 C 13 A 14 C 15 C

16 D 17 C 18 B 19 B 20 A

21 B 22 A 23 A 24 D 25 B

二．填空题 (本大题共10题，每空格1分，共10分。)

1 符号位

2 时间 3

定点整

数

4 系统

5 带宽

6 总线

7 256-m-n

8 比较阶码大小

并对阶9 进位10 异或

得分得分

三．计算简答题(本大题共__5__题，每题__5__分，共__25___分。)

得分

1 指令和数据都用二进制代码存放在内存中，请从时空观角度回答CPU如何区分读出的代码是

指令还是数据。

指令和数据统统放在内存中,从形式上看,它们都是二进制数码。

从时间上：

指令：在取指周期中从内存读出的信息；

数据：由内存流向运算器。

从空间上：

指令：由内存流向控制器；

数据：由内存流向运算器。

2 简述采用哪几种技术手段可以加快存储系统的访问速度？

双端口存储技术

交叉存储技术

Cache技术（CDRAM技术）

3 某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个时钟周期，

总线时钟频率为133MHz，求总线带宽是多少？

8B*133MHz=1064MB/S

4.设cache有1、2、3、4共4个块，a、b、c、d等为主存中的块,访问顺序依此如下：a、b、c、

d、b、b、c、c、d、d、a ,下次若要再访问e块。要求:

1) 简述LRU算法特点；

近期最少使用(LRU)算法

●LRU算法将近期内长久未被访问过的行换出。每行也设置一个计数器，Cache每命中一次，

命中行计数器清零，其它各行计数器增1。当需要替换时，将计数值最大的行换出。

●这种算法保护了刚拷贝到Cache中的新数据行，有较高的命中率。

2) 计算采用LRU算法命中Cache的次数。

7次

LFU（最不经常使用）LRU（近期最少使用）

说明1块2块3块4块说明1块2块3块4块

a

a进入1000a进入0111

b

b进入1100b进入1022

c

c进入1110c进入2103

d

d进入1111d进入3210

b

命中1211命中4021

b

命中1311命中5032

c

命中1321命中6103

c

命中1331命中7204

d

命中1332命中8310

d

命中1333命中9420

a

命中2333命中0531

e

替换a1000替换b1042

5. X=-0.1001 Y=0.1110，采用变形补码计算X+Y并判断溢出。

[X]补=11.0111， [Y]补=00.1110

[X]补+ [Y]补=11.0111+00.1110=00.0101

无溢出

四．分析设计题(本大题共__4__题，每题__10__分，共__40___分。)得分

1. 如图所示为传送（MOV，OP码IR0IR1为 00）、加法（ADD，OP码IR0IR1为01）、取反（COM，

OP码IR0IR1为10）、十进制加法（ADT，OP码IR0IR1为11）四条指令的微程序流程图，每一框表示一个CPU周期。设控制存储器共可存储16条微指令。其中rs和rd指8个通用寄存器R0～R7的一个，每个CPU周期含4个时钟脉冲T1～T4。

1) 设微指令的微命令字段为12位，P测试字段和下一条微指令地址字段是多少位？

控制存储器共可存储16条微指令，故微指令地址字段为4位

两个测试条件，P字段为2位

微指令长度为18位

2) 控制存储器的存储容量至少是多少位？

容量=16*18b=288b

3) 给每条微指令分配一个确定的微地址（二进制编码表示）。

译码后的微指令可由两位操作码加进位信号决定，可以这样设计微地址：

取指 0000

MOV 0001

ADD 0101

COM 1001

ADT (R2+R1->R2) 1101

R2+R3->R3 1111

R2-R1->R2 1001

4）写出微地址转移逻辑表达式。UA0=P1*IR0*T4

UA1=P1*IR1*T4

UA2=P2*C*T4

UA3=1*T4

2. 如图所示为双总线结构的机器，IR为指令寄存器，PC为程序计数器（具有加1功能），M为

主存（受R/W#读写信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制的一个门电路。所有箭头线上的小圈表示控制信号的输入/输出点。例如R1i表示寄存器R1的输入，R1O表示寄存器R1的输出。未标信号的线表示直通，不受控制。

1) “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作。画出其指令周期流程图。

2) “JMP 35H”指令完成指定下一条指令地址为35H的指令功能操作。画出其指令周期流程图。

3) 若将主存M分成数存和指存两个存储器，通用寄存器R0～R3的输出直接连到x或y暂存器。

请修改数据通路，画出“ADD R2，R0”指令的指令周期流程图。

IR->PC Iro, G PCi

3.

1）某机器所使用的指令格式和寻址方式如下所示，机器字长为16位，有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的S(源)，D(目标)都是通用寄存器，M是主存的一个单元，MOV是传送指令，LDA为读数指令。请分析MOV指令和LDA 指令的指令格式和寻址方式特点;

15 10 9 8 7 4 3 0

OP 目标D 源S MOV S, D

15 10 9 8 7 4 3 0

OP 目标D

20 位地址LDA S, M

MOV 指令，

操作码为6位，指令系统共可有64条指令

双地址单字长指令 RR型

S和D均为4位地址，可指定16个通用寄存器中的一个。

LDA

操作码为6位，指令系统共可有64条指令

双地址二字长指令 RS型

目的D为4位地址，可指定16个通用寄存器中的一个。源S由20位内存地址决定。

2）某机器的指令格式如下所示， X为寻址特征位。

X=00：直接寻址；

X=01：用变址寄存器RX1寻址；

X=10：用变址寄存器RX2寻址；

X=11：相对寻址

设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：

①4420H ②2244H ③1322H ④3521H

0100 01 00 0010 0000 直接地址为 0010 0000 （20H）

0010 00 10 0100 0100 变址1 地址为 44H+0037H= 007BH