集成电路工艺mooc测试题
集成电路工艺mooc测试题
第一周作业返回1单选(1分)在硅片晶向、掺杂类型介绍中，由硅片断裂边形成的角度是60o可知硅片是什么晶向? A.（100）B.（111）C.（110)D.(211)正确答案：B解析：B、硅的解理面是（111），在（111）面上两[111]晶向相交呈60 o2多选(1分)关于拉单晶时进行的缩颈步骤，下面的说法那种正确A.可以多次缩颈B.为了能拉出与籽晶相同的硅锭C.为了终止籽晶中的线缺陷向晶锭的延伸D.为了终止与籽晶结合处的缺陷向晶锭的延伸正确答案：A、C、D解析：A、目的是彻底终止线缺陷等向晶锭的延伸3判断(1分)在空间微重力室用CZ法也能拉制出大尺寸优质晶锭正确答案：对解析：因硅熔体温度梯度带来的密度（重力）差造成的干锅内熔体强对流减弱的缘故4单选(1分)磷在硅熔体与晶体中的分凝系数约为0.35，这使得液相掺杂拉制的掺磷硅锭的电阻率：A.轴向均匀B.轴向递减C.轴向递増D.径向递减正确答案：B解析：B、因为掺入硅锭的杂质是轴向递增的。
5填空(1分)拉单晶的干锅污染主要是由于坩埚材料分解出的造成。
正确答案：O 或氧第二周作业返回1填空(1分)外延工艺就是在晶体衬底上，用物理的或化学的方法生长薄膜。
正确答案：晶体或单晶2判断(1分)如果外延速率偏低，只要增大外延气体中硅源（如SiCl4）浓度，硅的气相外延速率就会增加。
正确答案：错解析：只在一定范围成立，如SiCl4为硅源超过临界值会生成多晶、甚至腐蚀衬底。
3填空(1分)VPE制备n-/n+ -Si用硅烷为源，硅烷是在完成的分解。
可从下面选择：气相硅片表面正确答案：硅片表面4单选(1分)VPE制备n+/p-Si，结果pn结进入了衬底，这是什么原因造成的：A.自掺杂效应B.互扩散效应C.衬底表面没清洗干净的缘故。
D.掺杂气体不纯正确答案：B解析：B、在外延过程中外延层重掺杂n型杂质扩散进入轻掺杂衬底。
5多选(1分)在VPE、MBE、SEG、LPE、SPE、UHV/CVD、MOCVD中，哪种外延方法能生长杂质陡变分布的薄外延层？A.MBEB.VPE、LPEC.UHV/CVDD.SEG、SPE正确答案：A、C第三周作业返回1单选(1分)通常掩膜氧化采用的工艺方法为：A.干氧B.低压氧化C.干氧-湿氧-干氧D.掺氯氧化正确答案：C解析：C、既有较好的质量，利于光刻；又有较快的氧化速率2多选(1分)关于氧化速率下面哪种描述是正确的：A.生长的氧化层较薄时，氧化速率服从线性规律B.温度升高氧化速率迅速增加C.（111）硅比（100）硅氧化得快D.有杂质（如Na、P等）存在，氧化速率降低E.生长的氧化层较厚时，氧化速率服从线性线规律正确答案：A、B、C3判断(1分)制作一硅晶体管芯片，在最后用热氧化方法制备了一层SiO2作为保护层。
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
《集成电路工艺原理》课程考试试题
《集成电路工艺原理》课程考试试题- 学年第学期班级时量： 100分钟，总分 100 分，考试形式：开卷一、填空题（共12分，共6题，每题2分）1、集成度是指每个上的。
2、摩尔定律：IC 的集成度将翻一番。
年发明硅基集成电路。
3、在硅的热氧化中，有种氧化方式，氧化温度通常在以上。
4、不同晶向的硅片，它的化学、电学和机械性质，这会影响。
5、RIE的意思是，BPSG的意思是。
6、LOCOS的意思是，LDD的意思是。
二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。
（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。
（8分）5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。
（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18μm CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画图示意轻掺杂漏、侧墙、源漏注入的形成。
（8分）三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。
（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。
（注：电子电荷q = 1.6×10-19库仑）（7分）四、画图题（共18分）在“早期基本的3.0μm CMOS集成电路工艺技术”中，有7大工艺步骤：1）双阱工艺；2）LOCOS隔离工艺；3）多晶硅栅结构工艺；4）源/漏（S/D）注入工艺；5）金属互连的形成；6）制作压点及合金；7）参数测试。
请写出其中的双阱工艺和LOCOS隔离工艺的具体工艺流程，并画出双阱工艺和LOCOS隔离工艺所对应的器件制作剖面图及其对应的版图（注意：版图要标出亮区或暗区；剖面图要标出各区名称）。
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
集成电路工艺考试题
一、名词解释（1）化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。
（2）物理气相沉积：“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚，形成薄膜(3)溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。
(4)蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。
(5)替位式扩散：占据晶格位置的外来原子称为替位杂质。
只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。
(7)有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。
(8)恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。
(9)横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。
当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。
假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。
(10)保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。
二、简述题1、简述两步扩散的含义与目的。
答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。
中国大学mooc集成电路制造技术课后的检测答案
中国大学mooc集成电路制造技术课后的检测答案1.集成电路基本制造技术是那些？硅片制造中要注意哪些问题？其主要的工艺步骤是那些？集成电路制造技术，包括硅材料、薄膜制备、外延、氧化、掺杂、淀积、掩模制造、光刻、切割、封装等技术。
随着单晶硅圆片直径越来越大，制造集成电路会出现以下问题：（1）硅片电参数径向均匀性质差：在大直径单晶发展过程中，结晶前经受熔硅波动的影响较难保持稳定。
（2）硅片平整度的问题：大直径硅片在应力作用下容易翘曲。
（3）采用低温加工环境：为了防止因杂质原子的扩散引起结构的退化，在集成电路制造过程中应尽量降低加工温度，如果加工环境温度过高会加速缺陷的产生和重构，因此为了抑制硅片中工艺诱发缺陷的产生，也应当尽可能用低温加工环境进行制造。
其主要的工艺步骤：1.单晶生长：用直拉法生长单晶的装置是拉晶炉或单晶炉。
2.拉晶过程可以分为：（1）熔硅，熔硅需要一定的时间，熔融硅中掺入杂质挥发量大，故坩埚熔化也严重，坩埚位置调节很重要。
需严格控制熔硅过程。
（2）引进，将籽晶与熔硅接触，若熔硅温度合适熔硅很快浸润籽晶，并沿籽晶垂直攀缘而上，籽晶与熔硅长时间接触，既不会进一步熔化，也不会生长。
（3）收颈，观察弯曲面形状，如果适当，就开始将籽晶慢慢向上提拉。
形成细而长的颈部，有利于抑制错位从籽晶向颈部以下晶体延伸。
（4）放肩，根据引颈时的温度变化，随时测量直径，保持温度稳定，尽可能长成平肩。
（5）收肩（转肩）。
当肩部直径约比需要的单晶直径小3~5mm时，将提拉速度提高，使直径增长速度降低，保持熔硅液面始终在相对固定的位置上。
（6）等径生长，当直径达到要求后，在自动控制下开始等直径生长。
（7）收尾，当坩埚中剩量达到控制下限时，逐渐升温使尾部生长成形。
3.硅片制备从单晶硅锭到硅片抛光需要经过多次机械加工和化学腐蚀，表面抛光以及清洗，检测和若干其他辅助工艺。
其主要工艺如下：（1）晶向测定在籽晶切割，定位面研磨和切片操作之前，需要进行定向，使晶向及其偏差范围符合工艺规范要求，用X射线衍射定向法测定。
电子与通信技术：集成电路工艺原理考试试题(题库版)
电子与通信技术：集成电路工艺原理考试试题（题库版）1、判断题对于大马士革工艺，重点是在于金属的刻蚀而不是介质的刻蚀。
正确答案：错2、判断题虽然直至今日我们仍普遍采用扩散区一词，但是硅片制造中已不再用杂质扩散来制作p（江南博哥）n结，取而代之的是离子注入。
正确答案：对3、判断题人员持续不断地进出净化间，是净化间沾污的最大来源。
正确答案：对4、问答题倒装焊芯片凸点的分类、结构特点及制作方法？正确答案：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。
先整体形成UBM层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。
电镀形成了厚的凸点。
印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。
印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。
可用Au丝线或者Pb基的丝线。
化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。
5、问答题简要说明IC制造的平坦化工艺的作用是什么？主要有哪些方式？并解释各种方式的详细内容。
正确答案：在多层布线立体结构中，把成膜后的凸凹不平之处进行抛光研磨，使其局部或全局平坦化。
A.关于ECMP（电化学机械研磨方法），其工作步骤如下：首先，用电能使Cu氧化，再用络合剂使之生成Cu的络合物，最终研磨掉Cu络合物。
从对加工面进行研磨加工的原理观察，除了Cu的氧化方法之外，ECMP和CMP是同样的，而且加工面获得的平坦度性能也是同等水平。
但是，ECMP的必要条件是底座盘应具备导电性。
B.关于电解研磨ECP方法，利用电镀的逆反应。
从电场集中之处开始进行刻蚀，可获得平滑的研磨加工表面；但是，它能刻蚀平坦的区域只限于突起部分。
C.关于化学蚀刻CE构成的平坦化技术，它是把Si的精细加工等领域里使用的各向异性刻蚀用湿式刻蚀法实现的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一周作业返回1单选(1分)在硅片晶向、掺杂类型介绍中，由硅片断裂边形成的角度是60o可知硅片是什么晶向? A.（100）B.（111）C.（110)D.(211)正确答案：B解析：B、硅的解理面是（111），在（111）面上两[111]晶向相交呈60 o2多选(1分)关于拉单晶时进行的缩颈步骤，下面的说法那种正确A.可以多次缩颈B.为了能拉出与籽晶相同的硅锭C.为了终止籽晶中的线缺陷向晶锭的延伸D.为了终止与籽晶结合处的缺陷向晶锭的延伸正确答案：A、C、D解析：A、目的是彻底终止线缺陷等向晶锭的延伸3判断(1分)在空间微重力室用CZ法也能拉制出大尺寸优质晶锭正确答案：对解析：因硅熔体温度梯度带来的密度（重力）差造成的干锅内熔体强对流减弱的缘故4单选(1分)磷在硅熔体与晶体中的分凝系数约为0.35，这使得液相掺杂拉制的掺磷硅锭的电阻率：A.轴向均匀B.轴向递减C.轴向递増D.径向递减正确答案：B解析：B、因为掺入硅锭的杂质是轴向递增的。
5填空(1分)拉单晶的干锅污染主要是由于坩埚材料分解出的造成。
正确答案：O 或氧第二周作业返回1填空(1分)外延工艺就是在晶体衬底上，用物理的或化学的方法生长薄膜。
正确答案：晶体或单晶2判断(1分)如果外延速率偏低，只要增大外延气体中硅源（如SiCl4）浓度，硅的气相外延速率就会增加。
正确答案：错解析：只在一定范围成立，如SiCl4为硅源超过临界值会生成多晶、甚至腐蚀衬底。
3填空(1分)VPE制备n-/n+ -Si用硅烷为源，硅烷是在完成的分解。
可从下面选择：气相硅片表面正确答案：硅片表面4单选(1分)VPE制备n+/p-Si，结果pn结进入了衬底，这是什么原因造成的：A.自掺杂效应B.互扩散效应C.衬底表面没清洗干净的缘故。
D.掺杂气体不纯正确答案：B解析：B、在外延过程中外延层重掺杂n型杂质扩散进入轻掺杂衬底。
5多选(1分)在VPE、MBE、SEG、LPE、SPE、UHV/CVD、MOCVD中，哪种外延方法能生长杂质陡变分布的薄外延层？A.MBEB.VPE、LPEC.UHV/CVDD.SEG、SPE正确答案：A、C第三周作业返回1单选(1分)通常掩膜氧化采用的工艺方法为：A.干氧B.低压氧化C.干氧-湿氧-干氧D.掺氯氧化正确答案：C解析：C、既有较好的质量，利于光刻；又有较快的氧化速率2多选(1分)关于氧化速率下面哪种描述是正确的：A.生长的氧化层较薄时，氧化速率服从线性规律B.温度升高氧化速率迅速增加C.（111）硅比（100）硅氧化得快D.有杂质（如Na、P等）存在，氧化速率降低E.生长的氧化层较厚时，氧化速率服从线性线规律正确答案：A、B、C3判断(1分)制作一硅晶体管芯片，在最后用热氧化方法制备了一层SiO2作为保护层。
正确答案：错4填空(1分)热氧化速率快慢排序：氧化最快、氧化次之、氧化最慢。
（从“干氧、湿氧、水汽”中选择填空，中间用“、”隔开）正确答案：水汽、湿氧、干氧5填空(1分)热氧化过程中杂质在SiO2/Si界面的浓度是突变的，这是由杂质引起的。
（两个字）正确答案：分凝1单选(1分)A.图（a）是限定源扩散，图（b）恒定源扩散B.图（a）是恒定源扩散，图（b）限定源扩散C.图（a）、（b）都是限定源扩散D.图（a）、（b）都是恒定源扩散正确答案：C解析：C、限定源扩散，时间越长，结深越深，表面浓度就越低；温度越高，结深也越深，表面浓度也降低越快。
2单选(1分)扩散掺杂，扩散区要比掩膜窗口尺寸，这是效应引起的，它直接影响超大规模集成电路的集成度。
A.大，场助扩散B.大，氧化增强C.小，横向扩散D.大，横向扩散正确答案：D3多选(1分)扩散系数在何时不可以看成是常数：A.在本征硅上扩散掺入中等浓度的杂质硼。
B.在本征硅上扩散掺入高浓度的杂质硼，同时进行氧化。
C.在重掺杂p型硅上扩散掺入n型杂质；D.在中等浓度p型硅上扩散掺入n型杂质；正确答案：B、C4判断(1分)CC一扩散，采取两歩工艺：预淀积温度高（1200℃）时间长（50min），再分布温度低（970℃）时间短（30min），杂质近似为服从高斯分布。
正确答案：错5填空(1分)在p-Si中扩磷13分钟，测得结深为0.5μm，为使结深达到1.5μm，在原条件下还要扩分钟。
（只保留整数）正确答案：1041单选(1分)在离子注入掺杂时，有少部分杂质进入衬底后穿过较大距离，这种现象就是。
当偏离晶向ψc注入时，可以避免。
A.沟道效应，<B.横向效应，<C.沟道效应，>D.横向效应，>正确答案：C2单选(1分)形成B的超浅结掺杂（剂量为QB)时，为了避免沟道效应可否先注入锑（剂量为QSb）再注入硼？实际注入了多少硼？A.不可以B.可以，实际注硼：QB+QSbC.可以，实际注硼：QB-QSbD.可以，实际注硼：QB正确答案：B3多选(1分)基于LSS理论，判断对下图分析的对错：A.入射离子在靶中由B运动到C主要受到靶原子核阻滞；B.入射离子在靶中由A运动到B主要受到靶原子核阻滞；C.该入射离子是高能注入；D.入射离子在靶中由B运动到C主要是受到靶电子阻滞。
正确答案：A、C4多选(1分)关于离子注入区形成非晶层的临界剂量，下面哪几种说法正确：A.靶温升高，临界剂量上升；B.注入离子能量越高，临界剂量越低；C.注入离子剂量率增大，临界剂量降低。
D.注入离子越轻，临界剂量越小；正确答案：A、B、C5判断(1分)CCC离子注入硼无需退火就有电活性，所以才会出现随退火温度升高反而电激活率下降的逆退火现象。
正确答案：错第二单元测验返回1单选(1分)在p-Si中扩磷20分钟，测得结深为0.5μm，为使结深达到0.8μm，在原条件下还要扩散多长时间？A.104minB.51.2minC.117minD.31.2min正确答案：D2单选(1分)在已扩散结深达0.8μm的p-Si上再进行湿氧，氧化层厚0.2μm时，结深是多少?(湿氧速率很快, 短时间的氧化可忽略磷向硅内部的推进)A.0.712μmB.0.512μmC.0.6μmD.0.088μm正确答案：A解析：A、解：氧化消耗硅的厚度：0.2*0.44=0.088（μm）；结深：0.8 -0.088=0.712（μm）3多选(1分)掺杂浓度分布如下图，请判断对错：A.(a)、(b)是扩散掺杂，杂质浓度都是余误差分布；B.(a)、(c) 杂质浓度都是高斯分布；C.(c)是离子注入掺杂，是高斯分布；D.(a)是限定源扩散掺杂，是高斯分布；(b)是恒定源扩散，是余误差分布；正确答案：B、C、D4判断(1分)CCC在Si中注入B+，能量为30KeV，剂量是10的12次方离子/cm2，查表可知Rp≈0.11μm，ΔRp=0.032μm，峰值浓度是1.25*10的16次方原子/cm3正确答案：错5填空(1分)锑在硅中的最大固溶度只有5*10的19次方原子/cm3，但某芯片埋层掺杂要求掺入锑最大浓度应达5*10的20次方原子/cm3，因此，采用掺杂。
正确答案：离子注入第六周作业返回1单选(1分)LPCVD-SiO2，将工艺控制在较高温度，有：ks>>hg，此时淀积速率的特点为：A.淀积速率受表面化学反应控制；B.温度的较小变化都会对淀积速率有较大影响；C.淀积速率受气相质量输运控制；D.反应剂气体浓度的变化对淀积速率的影响不大。
正确答案：C2单选(1分)poly-Si薄膜通常是采用什么方法制备的？A.PECVDB.APCVDC.LPCVDD.LCVD正确答案：C3多选(1分)关于PECVD-Si3N4薄膜的下列说法哪个对？A.台阶覆盖性较好；B.抗腐蚀性好；C.含H；D.常作为芯片的保护膜；正确答案：A、C、D4判断(1分)CC等离子体是物质的一种热平衡存在形态。
正确答案：错5填空(1分)CVD工艺反应剂气体分子到达衬底表面特殊位置的机制有：扩散；；表面迁移。
正确答案：再发射第七周作业返回1单选(1分)为了避免尖楔现象用含1%硅的硅铝合金制备IC内电极，多采用下列哪种工艺方法：A.反应溅射B.磁控溅射C.LPCVDD.PECVD正确答案：B2多选(1分)从两电极面积判断射频溅射时，靶放在那个电极上、衬底放在那个电极上？A.靶放在面积小的电极上B.靶放在面积大的电极上C.衬底放在面积大的电极上D.衬底放在面积小的电极上正确答案：A、C解析：A、由等离子鞘层可知浸没在等离子体中的电极相对于等离子体是负电位，且两者的电位差是与而电极面积的4次方成反比的，所以电极面积电位低，相对而言是阴极，离子轰击靶阴极。
C、相对而言是阳极，靶阴极上溅射出的原子等粒子在衬底阳极上淀积成膜。
3多选(1分)溅射与蒸镀比较，下列那种说法正确：A.蒸镀工艺的普适性更好B.溅射工艺的普适性更好C.溅射工艺薄膜质量（如粘附性、保形性等）更好D.蒸镀工艺薄膜质量（如粘附性、保形性等）更好正确答案：A、C解析：A、无论什么材料的薄膜都可以用蒸镀工艺制备。
B、难以得到不常用材料的靶。
4判断(1分)DD薄膜应力与测量时的温度有关。
正确答案：对5填空(1分)铝的蒸发温度是1250℃，这时它的平衡蒸汽压是Pa。
正确答案：1.33第八周作业返回1单选(1分)光刻工艺是按照下列哪种流程顺序进行操作？A.打底膜、涂胶、前烘、曝光、显影、坚膜、去胶、刻蚀B.打底膜、涂胶、前烘、曝光、坚膜、显影、刻蚀、去胶C.打底膜、前烘、涂胶、曝光、坚膜、显影、刻蚀、去胶D.打底膜、涂胶、前烘、曝光、显影、坚膜、刻蚀、去胶正确答案：D2多选(1分)下列有关曝光的描述正确的是：A.确定图案的精确形状和尺寸；B.使受光照射区域的光刻胶膜发生化学反应形成潜影；C.步进曝光机一次就可以完成曝光；D.需要进行准确对版后再曝光，才能保证各次光刻的套准精度。
正确答案：A、B、D3多选(1分)关于光学光刻，下列哪种方法可以获得高分辨率？A.驻波效应对分辨率无影响B.使用移相掩膜技术制备的光刻版C.采取浸入式光刻方法D.光源为紫光正确答案：B、C4判断(1分)CCC正胶的感光区域在显影时不溶解，负胶的感光区域在显影时溶解。
正确答案：错5填空(1分)IC芯片的横向结构是通过工艺实现的。
（填2个字）正确答案：光刻第四单元测验返回1单选(1分)光刻工艺所需要的三要素为：A.光源、光刻胶和曝光时间B.光刻胶、掩模版和光刻机C.光源、光刻胶和掩模版D.光刻胶、掩模版和光刻焦深正确答案：C涂胶以后的晶片，需要在一定的温度下进行烘烤，这一步骤称为。
A.去水烘烤B.预烘C.烘烤D.后烘正确答案：B3单选(1分)大尺寸硅片上生长的的不均匀和各个部位刻蚀速率的不均匀会导致刻蚀图形转移的不均匀性。
A.图形长度B.薄膜厚度C.图形宽度D.图形间隔正确答案：B4判断(1分)DDDD在SiO2/Si刻蚀过程中等离子体对硅的刻蚀速率必须控制在非常低的程度，否则SiO2被清除的同时硅也大量被侵蚀。