全差分运算放大器设计概要
全差分运算放大器设计概要
全差分运算放大器设计概要全差分运算放大器是一种常见的电子电路，它可以将输入信号的差分放大，并在输出端提供差分信号。
全差分运算放大器广泛应用于模拟与数字信号处理中，如低噪声放大器、滤波器和交叉耦合放大器等领域。
本文将介绍全差分运算放大器的设计概要，包括电路结构、设计要点和性能指标等。
[图片]该电路由两个共模反馈放大器组成，其中一个作为正放大器，另一个作为负放大器。
输入信号通过差分输入端口加到两个反馈放大器上，经过放大后，在输出端口提供差分信号。
为了保证优良的性能，必须对电路的参数进行适当的设计和调整。
首先，需要确定全差分运算放大器的增益要求。
增益是指输出信号与输入信号之间的比例关系。
在不同的应用中，增益要求可能不同。
根据增益要求，可以选择合适的放大器型号和电路拓扑结构。
其次，需要选择适当的放大器元件。
放大器元件包括晶体管、电阻、电容等。
选择合适的元件是设计成功的关键。
晶体管的选择要考虑其增益、噪声系数、带宽等指标。
电阻和电容的选择要考虑其阻值、容值、精度等因素。
然后，需要确定电路的偏置方案。
全差分运算放大器需要提供适当的偏置电压，以确保电路能够正常工作。
偏置电压的选择要考虑元件的工作状态和参数的稳定性。
常见的偏置方案包括电流镜偏置、电流源偏置等。
设计完成后，需要对电路进行性能测试和优化。
性能测试包括增益、带宽、噪声系数、非线性失真等指标的测试。
根据测试结果，可以进行相应的电路优化，以满足设计要求。
最后，需要对电路进行可靠性分析。
可靠性分析是为了确保电路在长时间工作过程中不会出现故障。
可靠性分析包括温度分析、电路重要参数的敏感度分析等。
全差分运算放大器设计的关键在于电路的结构和元件的选择。
合理的电路结构和适当的元件选择可以使电路具有较高的增益、宽带和低噪声等性能。
此外，还需要注意电路的偏置方案和可靠性分析，以确保电路的正常工作和长时间可靠性。
总之，全差分运算放大器是一种重要的电子电路，具有广泛的应用前景。
一种高增益CMOS全差分运算放大器的设计
邮局订阅号：82-946360元/年技术创新电子设计《PLC 技术应用200例》您的论文得到两院院士关注一种高增益CMOS 全差分运算放大器的设计Design of a High-gain CMOS Fully Differential Operational Amplifier(江南大学)李杨先顾晓峰浦寿杰LI Yang-xian GU Xiao-feng PU Shou-jie摘要:设计了一种用在高精度音频Σ-ΔA/D 转换器中的高增益CMOS 全差分运算放大器。
该运算放大器采用了套筒式共源共栅结构和开关电容共模反馈电路。
通过分析和优化电路性能参数,实现了高增益和低功耗。
采用SMIC 0.35μm CMOS 工艺,经Spectre 仿真验证,电路在3.3V 电源电压和2.6pF 负载电容条件下,单位增益带宽为110MHz,开环直流电压增益达76dB,功耗为1.4mW 。
关键词:运算放大器;套筒式共源共栅;高增益;A/D 转换器中图分类号:TN402文献标识码:AAbstract:A high -gain CMOS fully differential operational amplifier has been designed for the application to high -resolution audio Σ-ΔA/D converters.The telescopic cascade structure and the switched capacitor common -mode feedback circuit were adopted in this operational amplifier.High gain and low power dissipation were achieved by analyzing and optimizing the circuit parameters.The Spectre simulation using SMIC 0.35μm CMOS process shows that,with 3.3V power voltage and 2.6pF capacitor load,the circuit has a unity-gain bandwidth of 110MHz,an open-loop gain of 76dB and a power dissipation of 1.4mW.Key words:Operational amplifier;Telescopic cascade;High-gain;A/D converter文章编号:1008-0570(2009)10-2-0207-031引言运算放大器作为模拟系统和混合信号系统中的一个重要电路单元,广泛应用于数/模与模/数转换器、有源滤波器、波形发生器和视频放大器等各种电路中。
2009-06全差分运算放大器_167602514
nd d
fnd=2GBW; PM=63: Butterworth fnd=3GBW; PM=72: Bessel fnd=4GBW; PM=76: RR
高等模拟集成电路 第二部分
清华大学电子工程系 李国林 李冬梅
2009秋季学期
3
As
A0 s 1 d s s 1 1 nd 1 nd 2
14
越小越好，但又不可能为零，小到什么程度为宜呢？
高等模拟集成电路 第二部分 清华大学电子工程系 李国林 李冬梅 2009秋季学期
kg m1 2GBWCL k g m 2 2GBWCL k
v
in
g m1 ro1
g m2 2f T
v1 C n1
1
fT GBW
功耗由谁决定？
稳定性裕量越大（越大），功耗越大 GBW越大，功耗越大 负载电容越大，功耗越大
GBW受限于工艺（fT）
而不是负载电容
GBW
g m1 2Cc
g m1 2
k
CL
FOM
GBW C L GBW C L 1 1 530 MHzpF mA VGS VTH VGS VTH ID VGS VTH gm 2 2 k 2 2
高等模拟集成电路 第二部分
As
4.1 极点配置方案：双极点运放
A0 s s 1 1 d nd
根据稳定性分析，双极点运放在单位反 馈应用下稳定且能获得优良低通特性的 条件是，第二个极点fnd是增益带宽积 GBW(=A0fd)的倍
采用折叠式结构的两级全差分运算放大器的设计
目录1. 设计指标 (1)2. 运算放大器主体结构的选择 (1)3. 共模反馈电路（CMFB）的选择 (1)4. 运算放大器设计策略 (2)5. 手工设计过程 (2)5.1 运算放大器参数的确定 (2)5.1.1 补偿电容Cc和调零电阻的确定 (2)5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3)5.1.3 确定M1和M2的宽长比 (3)5.1.4确定M5、M6的宽长比 (3)5.1.5 确定M7、M8、M9和M10宽长比 (3)5.1.6 确定M3和M4宽长比 (3)5.1.7 确定M11、M12、M13和M14的宽长比 (4)5.1.8 确定偏置电压 (4)5.2 CMFB参数的确定 (4)6. HSPICE仿真 (5)6.1 直流参数仿真 (5)6.1.1共模输入电压范围（ICMR） (5)6.1.2 输出电压范围测试 (6)6.2 交流参数仿真 (6)6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6)6.2.2 共模抑制比（CMRR）的仿真 (7)6.2.3电源抑制比（PSRR）的仿真 (8)6.2.4输出阻抗仿真 (9)6.3瞬态参数仿真 (10)6.3.1 转换速率（SR） (10)6.3.2 输入正弦信号的仿真 (11)7. 设计总结 (11)附录（整体电路的网表文件） (12)采用折叠式结构的两级全差分运算放大器的设计1. 设计指标5000/ 2.5 2.551010/21~22v DD SS L out dias A V VV V V VGB MHz C pF SR V s V V ICMR V P mWµ>==−==>=±=−≤的范围2. 运算放大器主体结构的选择图1 折叠式共源共栅两级运算放大器运算放大器有很多种结构，按照不同的标准有不同的分类。
从电路结构来看, 有套筒式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。
全差分运算放大器设计说明
全差分运算放大器设计岳生生（6）一、设计指标以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下：✧直流增益： >80dB✧单位增益带宽： >50MHz✧负载电容：＝5pF✧相位裕量： >60度✧增益裕量： >12dB✧差分压摆率： >200V/us✧共模电压： 2.5V (VDD=5V)✧差分输入摆幅： >±4V二、运放结构选择运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。
如图2所示；（b ）折叠共源共栅，folded-cascode 。
如图3所示；（c ）共源共栅，telescopic 。
如图1的前级所示。
本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT NV之和小于0.5V ，输出端的所有PMOS管的,DSAT PV之和也必须小于0.5V 。
对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。
另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。
考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。
两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。
三、性能指标分析1、 差分直流增益 (Adm>80db)该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益1351113571135135753()m m m o o o o o m m m m o o o o m m g g gg gg G A R r rr r g g r r r r=-=-=-+第二级增益92291129911()m o o o m m o o gg G AR r rgg=-=-=-+整个运算放大器的增益：4135912135753911(80)10m m m m overallo o o o m m o o dB g g g gAA A g g g gr r r r ==≥++2、 差分压摆率 （>200V/us ）转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。
全差分套筒式运算放大器设计
全差分套筒式运算放大器设计1、设计内容本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。
为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。
本设计所用到的器件均采用SMIC 0.18µm的工艺库。
2、设计要求及工艺参数本设计要实现的各项指标和相关的工艺参数如表1和表2所示：3、放大器设计3.1 全差分套筒式放大器拓扑结构与实际电路图1 全差分套筒式放大器拓扑结构图2 最终电路图3.2 设计过程在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。
Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。
但同时降低了输出电压摆幅。
为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。
本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。
设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。
我们可以平均分配每个管子的过驱动电压。
根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。
I D=12μn C ox WL(V GS−V TH)2(1+λV DS)(1)其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。
4、仿真结果经过调试优化之后的仿真结果如以下各图所示：图3 增益及相位裕度从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。
3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。
当CL为2pF时，相位裕度：PM=180°+∠βH(ω)=180°−125.5°=54.5°电源电压为1.8V时，输出摆幅如下图所示，达到了3V。
全差分运算放大器设计
全差分运算放大器设计全差分运放（Fully-Differential Amplifier，简称FDA）是一种特殊的运放，它具有两个差动输入和两个差动输出。
全差分运放具有许多优点，包括良好的共模抑制和电源抑制比，适用于高精度传感器信号放大、功率放大和模拟信号处理等领域。
在这篇文章中，我将介绍全差分运放的设计原理和步骤。
首先，我们需要确定设计的要求和规范。
这包括增益要求、带宽要求、电源电压和输入输出电阻等参数。
根据这些要求，我们可以选择合适的运放器件和电路拓扑。
全差分运放的常见电路拓扑有两级差分放大器、共射共源放大器和增益交换放大器等。
在这里，我们以两级差分放大器为例进行设计。
第一步是选择运放器件。
我们需要根据设计要求选择适合的运放器件，可以根据其增益带宽积、供电电压范围和失调电流等参数进行选择。
一般来说，我们可以选择低失调电流、高增益带宽积和低电压噪声的器件。
第二步是确定电路拓扑。
在两级差分放大器中，第一级是差分放大器，第二级是共射共源放大器。
差分放大器的作用是提供高输入阻抗和共模抑制比，共射共源放大器的作用是提供电流放大和驱动能力。
由于这两级放大器要分别满足不同的要求，我们可以选择不同的放大倍数和器件参数来优化电路性能。
第三步是确定偏置电路。
偏置电路的作用是提供恒定的工作电流，这可以通过电流源和电阻网络来实现。
偏置电流的选择要根据运放器件的要求和特点，可以使用恒流源或电流反馈等方法来实现。
第四步是确定反馈电路。
反馈电路的作用是控制放大倍数和增益稳定性，可以使用电阻、电容或者电流源等元件来实现。
选择适当的反馈方式可以减小失调电压和非线性，提高性能。
第五步是进行电路仿真和优化。
通过电路仿真，我们可以验证设计的性能和满足要求。
优化可以通过调整电路参数和进行迭代仿真来实现，以达到设计要求。
第六步是进行电路布局和线路板设计。
在设计布局时，要注意分离放大器电路和干扰源，减少电源和信号线的串扰。
线路板设计要保证差分信号走线的对称性和阻抗匹配，以提高传输性能。
全差分增益提高运算放大器的分析与设计
第28卷 第2期2005年6月电 子 器 件Chinese Journal of Elect ron Devices Vol.28 No.2J un.2005Analysis and Design of Fully Differential G ain 2Boosted OpampW A N G J i n 1,Q I U Yu 2li n 1,T I A N Ze21.I nstit ute of Microelect ronic of Chinese A cadem y of S ciences ,Bei j ing 100029,China;2.Depart ment of Elect ronic Science ,N ort hwestern Universit y ,X i ’an 710069,ChinaAbstract :The gain 2boosting technology is presented and analyzed.Wit h gain 2boosting ,a f ully differential gain 2boo sted telescopic cascode opamp is propo saled and designed.The main opamp is a f ully differential telescopic opamp and has a switched capacitor CM FB circuit.The boo sting opamp is a f ully differential fol 2ded cascode opamp and has a co ntinuous time CM FB circuit.The opamp is designed in SM IC 0.35μmixed 2signal CMOS p rocess wit h 3.3V power supply and achieved a dc gain of 129dB wit h a 161M Hz unity gain f requency.K ey w ords :f ully differential ,gain 2boo sted ;opamp EEACC :1220全差分增益提高运算放大器的分析与设计王 晋1,仇玉林1,田 泽21.中国科学院微电子研究所,北京,100029;2.西北大学电子科学系,西安,710069收稿日期:2004212203作者简介:王 晋(19732)男,博士研究生,主要从事模拟集成电路和混合集成电路设计,wangjin0215@ ;仇玉林(19422)男,研究员、博士生导师,wangjin0215@摘 要:通过增益提高技术,一个全差分增益提高套筒式共源共栅运算放大器被提出和设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在共源共栅输入级中需要三个电压偏置，为了使得输入级的动态范围大一些，图中的宽摆幅电流源来产生所需要的三个偏置电压。根据宽摆幅电流源的设计要求，必须满足：
7、Miller补偿电阻
电阻Rc可以单独用来控制零点的位置，主要有以下几种方法：
I、将零点搬移到无穷远处，消除零点，Rc必须等于 。
II、把零点从右半平面移动到左半平面，并且落在第二极点 上。这样，输出负载电容引起的极点就去除了。这样做必须满足以下条件：
得到电阻值为
III、把零点从右半平面移动到左半平面，并且使其稍微大于单位增益带宽频率 。比如超过20％
因为
得到电阻值为
四、手工计算
在0.6um工艺库文件中得到工艺参数：
1、确定Miller补偿电容
Veff
W/L（仿真）
Ids
Veff
M1、M2、M7
86u/2u
269uA
0.624V
100u/3u
245uA
0.629V
M3、M4
129u/1u
404 uA
0.372V
200u/1u
368uA
0.285V
M5、M6
60u/1u
404 uA
0.304V
60u/1u
368uA
0.290V
M7、M8
60u/1u
0.301V
MB1、MB2、MB3
10u/2u
25uA
0.276V
10u/2u
25uA
0.276V
MB4
2.5u/1u
26uA
0.854V
2.8u/1u
26.4uA
0.790V
MB5、MB6、MB13
10u/1u
25.8uA
0.363V
10u/1u
25uA
0.356V
MB7、MB8、MB14
10u/1u
定义转换速率SR：
1）、输入级：
单位增益带宽 ，可以得到
所以
其中
因此提高两级运算放大器转换速率的可以尽可能增大管子M1的有效电压 。
2）、输出级：
该运算放大器的转换速率
3、静态功耗：该运放没有功耗指标，这里我们以15mW为例简单分析。
运放的静态功耗
静态功耗确定了整个电路的静态电流最大值：
我们将该电流分配到电路的不同地方。例如，100ua给偏置电路，2900ua归两级放大电路。
3、计算放大管的跨导
根据全差分Slew Rate要求，
M1管的有效电压，
M2管的跨导
根据第二极点是单位增益带宽的两倍，
M9管的跨导
。
取 ，M9管的有效电压
4、电流源偏置管和Cascode管的尺寸
假定电流源偏置管M13、M11、M12、M7和M8，和Cascode管M3-M6的有效电压Veff＝0.3V，这样可以计算出所有管子的尺寸参数。
偏置电流Ibias=25uA,计算可以得到MB1-MB12管的尺寸为，
7、共模负反馈的管子尺寸
共模反馈放大器输入级与差模放大器输入级相匹配，直流工作电流相同。为了提高增益也采用Cascode结构，因此管子尺寸为，
8、开环增益的确定
假设NMOS管与PMOS管的 相等，
得到
五、HSPICE仿真
1、配置电路的DC工作点分析。
为了保证相位裕量有60度，我们要求第二极点 和零点 满足以下两个条件：
则， .这里，我们取Cc＝2PF。
2、确定两级放大器中的工作电流
共模负反馈的输入端电流与差模输入端相同，因此输入级的工作电流
由于有一些寄生电容，预留一些余量，我们取 ，则 。
输出级工作电流为， 。
同样，由于一些寄生电容，预留一些余量取 。
差分输入摆幅：>±4V
二、运放结构选择
运算放大器的结构重要有三种：（a）简单两级运放，two-stage。如图2所示；（b）折叠共源共栅，folded-cascode。如图3所示；（c）共源共栅，telescopic。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V，即输出端的所有NMOS管的 之和小于0.5V，输出端的所有PMOS管的 之和也必须小于0.5V。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller补偿或Cascode补偿技术来进行零极点补偿。
为了确保共模负反馈的稳定，一般情况下要求进行共模回路补偿；
共模信号监测器要求具有很好的线性特性；
共模负反馈与差模信号无关，即使差模信号通路是关断的。
该运算放大采用连续时间方式（Continuous-Time Approach）来实现共模负反馈功能。如图4所示。
该结构共用了共模放大器和差模放大器的输入级中电流镜及输出负载。这样，一方面降低了功耗；另一方面保证共模放大器与差模放大器在交流特性上保持一致。因为共模放大器的输出级与差模放大器的输出级可以完全共用，电容补偿电路也一样。只要差模放大器频率特性是稳定的，则共模负反馈也是稳定的。这种共模负反馈电路使得全差分运算放大器可以像单端输出的运算放大器一样设计，而不用考虑共模负反馈电路对全差分放大器的影响。
部分网表：
VDD VDD 0 DC 5
X1 VDD 0 vb1 vb2 vb3 SOURCE_B
.SUBCKT SOURCE_B 9 0 vb1 vb2 vb3
MB1 1 1 0 0CMOSN L=2U W=10U
MB2 2 1 0 0CMOSN L=2U W=10U
MB3 vb2 1 0 0CMOSN L=2U W=10U
假定 ，则
M11-M12管子的有效电压，
假定 ，则
假定 ，则
假定 ，则
Cascode管M3的跨导为，
5、Miller补偿电阻Rc的确定
我们将零点从右半平面移到左半平面，并且使其为单位增益带宽频率 的1.2倍，则
6、偏置电路的管子尺寸
根据所有MOS的有效电压，我们可以计算出配置电压Vb1－Vb4的值。
25.8uA
0.376V
10u/1u
25uA
0.374V
MB9
10u/1u
25.8uA
0.354V
1.3u/1u
25uA
1.34V
MB10
5u/1u
26uA
0.274V
5u/1u
25.5uA
0.270V
MB11
5u/1u
26uA
0.288V
5u/1u
25.5uA
0.280V
MB12
1.25u/1u
26uA
MB6 6 2 5 5CMOSP L=1U W=10U
MB7 4 vb1 9 9CMOSP L=1U W=10U
MB8 5 vb1 9 9CMOSP L=1U W=10U
MB9 vb2 vb2 vb1 vb1CMOSP L=1U W=1.3U
MB10 6 vb3 7 0CMOSN L=1U W=5U
Ibias 9 1 dc 25u
.ENDS
观察其.lis如下：
观察到mb11管子处于Linear区。要使mb11处于饱和区有三种方法：
I、根据：
在电流不变的情况下，增大 比，从而减小 使管子进入饱和区。但这样破坏了宽摆幅的条件，因此得不到宽摆幅输出。
II、其它不变，减小 ，从而减小 使管子进入饱和区。
MB10 6 vb3 7 0CMOSN L=2U W=10U
MB11 7 6 0 0CMOSN L=2U W=10U
MB12 vb3 vb3 0 0CMOSN L=2U W=2.5U
MB13 vb3 2 8 8CMOSP L=1U W=10U
MB14 8 vb1 9 9CMOSP L=1U W=10U
III、上面两种方法都是减小 使管子进入饱和区的，同样我们可以用增大 的方法来使管子进入饱和区。减小 比，在流过mb12管子的电流不变的情况下，增大了 ,从而提高了mb10管子的栅极电压。因为流过mb10管子的电流不变，其宽长比也没变，所以 不变，从而增大了 使管子进入饱和区。本次设计采用减小 比的方法。取 。
三、性能指标分析
1、差分直流增益(Adm>80db)
该运算放大器存在两级：（1）、Cascode级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12）
第一级增益
第二级增益
整个运算放大器的增益：
2、差分压摆率（>200V/us）
转换速率（slew rate）是大信号输入时，电流输出的最大驱动能力。
全差分运算放大器设计
岳生生（200403020126）
一、设计指标
以上华0.6um CMOS工艺设计一个全差分运算放大器，设计指标如下：
直流增益：>80dB
单位增益带宽：>50MHz
负载电容：＝5pF
相位裕量：>60度
增益裕量：>12dB
差分压摆率：>200V/us
共模电压：2.5V (VDD=5V)
MB4 2 2 9 9CMOSP L=1U W=2.5U
MB5 vb1 2 4 4CMOSP L=1U W=10U
MB6 6 2 5 5CMOSP L=1U W=10U
MB7 4 vb1 9 9CMOSP L=1U W=10U
MB8 5 vb1 9 9CMOSP L=1U W=10U
MB9 vb2 vb2 vb1 vb1CMOSP L=1U W=10U