数字逻辑选择题
数字逻辑模拟试题
数字逻辑模拟试题一．单项选择题1．表示任意两位无符号十进制数至少需要（）二进制数。
A．6 B．7 C．8 D．92．余3码10001000对应的2421码为（）. A．01010101 B.10000101 C.10111011 D。
111010113．下列四个数中与十进制数（72）10相等的是（）A．(01101000）2 B。
（01001000)2C.（01110010）2D.(01001010）24．某集成电路芯片，查手册知其最大输出低电平U OLmax=0.5V，最大输入低电平U ILmax=0.8V，最小输出高电平U OHmin=2。
7V，最小输入高电平U IHmin=2。
0V，则其高电平噪声容限U NH=( )A．0.3V B.0。
6V C.0。
7V D.1。
2V5．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C 。
最大项相与 D 。
或项相与6。
根据反演规则,的反函数为（ ）。
A. B 。
C 。
D.7、对于TTL 或非门多余输入端的处理，不可以（ ）.A 、接电源B 、通过0.5k Ω电阻接地C 、接地D 、与有用输入端并联8．下列四种类型的逻辑门中，可以用（ ）实现三种基本逻辑运算。
A 。
与门B 。
或门C 。
非门D 。
与非门9． 将D 触发器改造成T 触发器,图1所示电路中的虚线框内应是( ）。
()()E DE C C A F ++⋅+=E )]E D (C C [A F ⋅++=E)E D (C C A F ⋅++=E )E D C C A (F ⋅++=E )(D A F ⋅++=E C CA. 或非门B. 与非门C。
异或门D。
同或门10．以下电路中可以实现线与功能的有（）。
A。
与非门B。
三态输出门 C.传输门 D.漏极开路门11．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）.A．JK=00 B. JK=01 C。
《数字逻辑》复习题
《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。
（ ）A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray （格雷）码的特点是相邻码组中有________位码相异。
（ ）A ．三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。
（ ） A. n 个变量的积项，它包含全部n 个变量，每个变量可用元变量或非变量。
B. n 个变量的和项，它包含全部n 个变量，每个变量可用元变量或非变量。
C. n 个变量的积项，它包含全部n 个变量，每个变量仅为元变量。
D. n 个变量的和项，它包含全部n 个变量，每个变量仅为元变量。
4.最小项的逻辑相邻项是________。
A ．ABCD B. C. D.5. 下述BCD 码中，属于有权码的是________。
（ ）A.余3码B.循环码C.格雷码D.8421码6.若变量A ，B ，C ，D ，E 取值为10011时，某最小项的值为1，则此最小项是____。
（ ） A. B. C. D.7. 在下列电路中，不是组合逻辑电路的是________。
（ ）A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器（74LS138）正常工作，使能控制端、、的电平信号应是____。
（ ） A ．100 B. 111 C.011 D.0009. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 。
（ ） A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C ．1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。
（ ）A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器，至少需要_______个触发器。
数字逻辑及电路复习题及答案
"数字逻辑与电路"复习题第一章数字逻辑根底〔数制与编码〕一、选择题1．以下代码中为无权码的为 CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为 AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A. 10 101B. 0010 0101C. 100101D. 101015．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。
A.〔256〕10B.〔127〕10C.〔FF〕16D.〔255〕10 6．与十进制数〔53.5〕10等值的数或代码为 ABCD 。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B 。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题〔正确打√，错误的打×〕1. 方波的占空比为0.5。
〔√〕2. 8421码1001比0001大。
〔×〕3. 数字电路中用"1〞和"0〞分别表示两种状态,二者无大小之分。
〔√〕4．格雷码具有任何相邻码只有一位码元不同的特性。
〔√〕5．八进制数〔17〕8比十进制数〔17〕10小。
〔√〕6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
〔√〕7．十进制数〔9〕10比十六进制数〔9〕16小。
〔×〕8．当8421奇校验码在传送十进制数〔8〕10时，在校验位上出现了1时，说明在传送过程中出现了错误。
〔√〕三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1和 0来表示。
(完整word版)数字逻辑期末复习题汇总
一、选择题（每小题2分，共20分）1． 八进制（273）8中,它的第三位数2 的位权为___B___。
A ．(128)10B ．（64)10 C ．(256）10 D ．(8）10 2。
已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F +=C ．C A AB F +=D ． C B AB F +=3。
数字系统中，采用____C____可以将减法运算转化为加法运算.A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____.A ． D CB A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
8。
如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图,若要显示字符“5"，则译码器输出a ～g 应为____C______.A ． 0100100B ．1100011C ． 1011011D ．0011011二、填空题（每小题2分，共20分)11。
TTL电路的电源是__5__V ，高电平1对应的电压范围是__2.4-5____V.12。
《数字逻辑》考试答案
中国石油大学（北京）远程教育学院《数字逻辑》期末复习题一、单项选择题1. TTL 门电路输入端悬空时，应视为( A )A. 高电平B. 低电平C. 不定D. 高阻2. 最小项D C B A 的逻辑相邻项是（ D ）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向高位的进位1+i C 为( D )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量A. 4B. 5C. 10D. 165. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码A. 4B. 7C. 78D. 106. 十进制数25用8421BCD 码表示为（B ）101 01017. 常用的BCD码有（C ）A:奇偶校验码B:格雷码C:8421码 D:ASCII码8. 已知Y A AB AB=++,下列结果中正确的是（C）A:Y=A B:Y=B C:Y=A+B D: Y A B=+9. 下列说法不正确的是（ D）A:同一个逻辑函数的不同描述方法之间可相互转换B:任何一个逻辑函数都可以化成最小项之和的标准形式C:具有逻辑相邻性的两个最小项都可以合并为一项D:任一逻辑函数的最简与或式形式是唯一的10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）A: ABC ABC ABC++B: ABC ABC ABC ++C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A. [])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=13．组合逻辑电路一般由（ A ）组合而成。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字逻辑复习题
数字逻辑复习题————————————————————————————————作者: ————————————————————————————————日期:ﻩ数字逻辑复习提要一、选择题1.若ＡBC ＤＥFGH 为最小项,则它有逻辑相邻项个数为（ A )A. 8B. 82C. 28Ｄ． １62.如果编码0１０0表示十进制数4,则此码不可能是（B ）A ． 8421ＢＣD 码 B. 5211BCD 码 C ． 24２1BCD 码 Ｄ. 余３循环码3.构成移位寄存器不能采用的触发器为( D )Ａ． R-Ｓ型 B. J-K 型 C. 主从型 D. 同步型 ５.以下PL Ｄ中，与、或阵列均可编程的是(C )器件。
A ． PRO Ｍ B. PAL C ． PLA Ｄ. GAL６.函数F(A,B ，C,D)=∑m(１,3,4,6,8,１0)，它的卡诺图如右图所示。
函数的最简与或表达式F= A 。
ﻩA ．B. C ．Ｄ．７.组合电路是指 B 组合而成的电路。
A.触发器B ．门电路C ．计数器 ﻩD.寄存器８.电路如右图所示,经CP 脉冲作用后,欲使Q n+1=Q,则A ，B 输入应为 Ａ 。
A ．A=0，Ｂ=0ﻩB.A=1,B=1ﻩ C ．A=0，B ＝1ﻩD.A=1,Ｂ=０D B A D B A D B A ++DB A DC A C B A ++DC AD B A C B A ++DB A D B A D B A ++9.一位十进制计数器至少需要 4个触发器。
A.３B.4ﻩＣ．5ﻩD.1010.n个触发器构成的扭环计数器中,无效状态有Ｄ个。
ﻩA.nﻩﻩB.2nﻩ C.2n－1ﻩﻩＤ.2n-２n11.GAL器件的与阵列 ,或阵列 D 。
Ａ．固定，可编程B．可编程，可编程C．固定,固定 D.可编程，固定１２．下列器件中是 C 现场片。
ﻩA．触发器ﻩB．计数器Ｃ．ＥＰROM D.加法器13.ＩｓpＬSI器件中,缩写字母GLB是指 B 。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题（30分,共8题,每空2分）1、数字电路只能处理（数字）信号,不能处理（模拟）信号.2、 10 = （） 2 = （） 16 .3、对应(de)八进制数为（ 277 ）,十进制数为（ 191 ）.4、A/D转换器(de)功能是将模拟量转换成（数字量）,D/A转换器(de)功能是数字量轮换成（模拟量）.5、组合逻辑电(de)稳定输出信号取决于（输入信号）.6、主从型JK触发器(de)特性方程 =（）.7、三态门输出(de)三种状态分别为：（高电平、低电平、高阻态） .8、PLD器件(de)基本结构包括（与门阵列、或门阵列）两分.二、单项选择题（30分,共10题,每题3分）1、下列几种TTL电路中,输出端可实现线与功能(de)电路是（）.A、或非门B、与非门C、异或门D、OC门2、请判断以下哪个电路不是时序逻辑电路（）.A、计数器B、寄存器C、译码器D、触发器3、下列几种A/D转换器中,转换速度最快(de)是（）.A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器4、已知逻辑函数与其相等(de)函数为（D）.5、一个数据选择器(de)地址输入端有3个时,最多可以有（）个数据信号输出.A、4B、6C、8D、166、逻辑器件（）属于非用户定制电路.A．逻辑门B．ＧＡＬC．ＰＬＡD．触发器7、半导体存储器（）(de)内容在掉电后不会丢失.A、ROMB、RAMC、EPROMD、E2 PROM8、EPROM是指( ).A、随机读写存储器B、只读存储器C、光可擦除电可编程只读存储器D、电可擦可编程只读存储器9、补码(de)真值为( ).A、 +B、–C、–D、–10、八路数据选择器应有( )个选择控制端.A、 2B、 3C、 6D、81.设下图中所有触发器(de)初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0(de)是：（C）图.2.下列几种TTL电路中,输出端可实现线与功能(de)电路是（B ）.A、或非门B、与非门C、异或门D、OC门3．要将方波脉冲(de)周期扩展10倍,可采用（C ）.A、 10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器4.如图所示电路为由555定时器构成(de)（A ）.A、施密特触发器B、多谐振荡器C、单稳态触发器D、T 触发器5．某电路(de)输入波形 uI 和输出波形 uO 如下图所示,则该电路为（ A）.A、施密特触发器B、反相器C、单稳态触发器D、JK触发器6.对CMOS与非门电路,其多余输入端正确(de)处理方法是（ D）.A、通过大电阻接地（>Ω）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接VCC7、已知逻辑函数 C BCAABY 与其相等(de)函数为（D）.8、一个数据选择器(de)地址输入端有3个时,最多可以有（C ）个数据信号输出.A、4B、6C、8D、169、请判断以下哪个电路不是时序逻辑电路（C ）.A、计数器B、寄存器C、译码器D、触发器10、下列几种A/D转换器中,转换速度最快(de)是（ A）.A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D 转换器D、双积分A/D转换器（√）1．OC门(de)输出端可并联使用.（×）2．当TTL门输出电流IOH=, IOL=16mA,IIH=40μA,IIL=1mA时N=16.（√）3．N进制计数器可以实现N分频.（×）4．组合逻辑电路在任意时刻(de)输出不仅与该时刻(de)输入有关,,还与电路原来(de)状态有关.（√）5．单稳态触发器暂稳态维持时间(de)长短取决于外界触发脉冲(de)频率和幅度.（×）6．在逻辑电路中三极管即可工作在放大,饱和、截止状态.（×）8．寄存器、编码器、译存器、加法器都是组合电路逻辑部件. （√）9．二进制数（101110）B转换成8421BCD码为（0100 0110）8421.一选择题1．逻辑表达式Y=AB可以用 ( C ) 实现.A.正或门B.正非门C.正与门D.负或门2．在( A )(de)情况下,“或非”运算(de)结果是逻辑 1 .A．全部输入是0 B.全部输入是1C.任一输入为0,其他输入为1D.任一输入为13．CMOS数字集成电路与TTL数字集成电路相比突出(de)优点是( A ).A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽4.在下列逻辑电路中,不是组合逻辑电路(de)有( D ).A. 译码器B. 编码器C. 全加器D. 寄存器5．一块数据选择器有三个地址输入端,则它(de)数据输出端最多应有（ D ）.6．组合逻辑电路(de)特点是（ B ）.A. 输出与以前输入有关B. 输出只由当时输入决定C. 输出与原来输出有关D. 输出由当时和以前输入共同决定7．若在编码器中有90个编码对象,则要求输出二进制代码位数为( C )位.8．数据选择器,某瞬间在选择变量作用下,从多路信号中选出（ C ）.路 B.全部路 D. 4路9．八路数据分配器,其地址输入端有( C )个.10．同步计数器和异步计数器比较,同步计数器(de)显着优点是( A ).A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制11．8 位移位寄存器,串行输入时经( D )个脉冲后,8位数码全部移入寄存器中.12．只读存储器ROM中(de)内容,当电源断掉后又接通,存储器中(de)内容( D ).A.全部改变B.全部为0C.不可预料D.保持不变13．基本(de)逻辑运算是（ C ）.A. 异或B. 与非C. 与、或、非D. 或非14．格雷码(de)特点是位置相邻(de)数码中只有（ A ）.A. 一位不同B. 二位不同C. 高位相同,其他全不同D. 各位全不同16. 三极管可作为无触点开关用,当它处于截止状态时,相当于开关处于（ B ）.A. 闭合状态B. 断开状态C. 时断时开D. 先断后开17. 要区分60个数符,至少需（ C ）位二进制代码.B519．下列电路中属于组合逻辑电路(de)是（ B ）.A. 同步D触发器B. 译码器C. 寄存器D. 计数器20．一个8选1数据选择器(de)数据输入端有( D )个.21．同步时序电路和异步时序电路比较,其差异在于后者( B ).A.没有触发器B.没有统一(de)时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关22．一位8421BCD码计数器至少需要( B )个触发器.23．只读存储器ROM在运行时具有( A )功能.A.读/无写B. 无读 /写C.读/写D. 无读 /无写26．四变量(de)卡诺图,每个小方格最多有（ C ）相邻小方格.个个 C. 4个个27 .在下列逻辑电路中,不是组合逻辑电路(de)有( D ).A. 译码器B. 编码器C. 全加器D. 计数器29．四路数据分配器,其地址输入端有( B )个.30．全加器有(B )个输出端.31．下列逻辑电路中为时序逻辑电路(de)是( C ).A.译码器B.加法器C寄存器 D.数据选择器32．随机存取存储器具有( A )功能.A.读/写B. 无读 /写C.只读D.只写33 ‘A’、‘0、’和‘a’(de)ASCII码分别是（A）A . 65 、48 和61HB . 41 、30 和61C . 41H 、30 和61D . 41H 、30H 和61二、判断题（在括号中划√或×,然后填入下表与号对应(de)框中,否则不计分）1．集电极开路门有高电平、低电平、高阻等状态.( x )2．若两个函数具有不同(de)真值表,则两个逻辑函数必然不相等. （√）3．一般TTL 门电路(de)输出端可以直接相连,实现线与 . （ x ）4．组合逻辑电路中产生竞争冒险(de)主要原因是输入信号受到尖峰干扰. （ x ）5．同步时序电路具有统一(de)时钟 CP 控制. （√）6．计数器(de)模是指构成计数器(de)触发器(de)个数.（ x ）7．三态门(de)三种状态分别为：高电平、低电平、不高不低(de)电压. （ x ）8．若两个函数具有不同(de)逻辑函数式,则两个逻辑函数必然不相等. （ x ）9．CMOS OD 门（漏极开路门）(de)输出端可以直接相连,实现线与 .（√）10．用数据选择器可实现时序逻辑电路. （ x ）11．编码与译码是互逆(de)过程. （√）12．时序电路不含有记忆功能(de)器件. （ x ）13．计数器(de)核心元件是触发器.（√）14．若两个函数具有相同(de)真值表,则两个逻辑函数必然相等. （√）15．TTL OC门（集电极开路门）(de)输出端可以直接相连,实现线与. （√）16．共阴接法(de)七段显示器,要用有效输出为高电平(de)显示译码器来驱动. （√）17．二进制译码器相当于是一个最小项发生器,可以用其实现组合逻辑电路. （√）18．异步时序电路(de)各级触发器类型不同.（ x ）19．同步二进制计数器(de)电路比异步二进制计数器复杂,所以实际应用中较少使用同步二进制计数器. （ x ）20．TTL电路可直接驱动CMOS电路.（x）21. CMOS电路可直接驱动TTL电路. （√）22 一个真值表可能对应多个逻辑函数表达式 (√)23门电路多余输入端(de)处理方法是:与门(de)多余端上拉到电源或多并接；或门(de)多余端接地 (√)1. 5．异步时序电路(de)各级触发器类型不同. ( X ).2. 触发器是能够存储1位二值信号(de)基本单元电路.（√） ( ).3. BCD码是用4位二进制数码来表示1位十进制数码(de)二-十进制编码.（√） ( ).4. 已知X+Y=X+Z,则Y=Z.（X ） ( ).5. 三态门是指门电路有三种输入状态. ( X ).6. 60．数据选择器为时序逻辑电路. ( X ).7. 异步加法计数器应将低位(de)Q端与高位(de)CP端相连接. ( X ) .8. 一个n变量(de)函数,含有2n个最小项.（√） ( ).9. 8421码、5421码、2421码都是有权(de)二-十进制编码. ( √ ).10. 组合逻辑电路在每一个时刻(de)输出只与该时刻(de)输入有关,具有即时性.（√） ( ).11. 格雷码具有任何相邻码只有一位码元不同(de)特性. ( √ ).12. 有源推拉式输出(de)门电路输出端可以并联. ( X ).13. TTL或非门多余端(de)处理方法是接低电平或接地. ( √ ).14. 对于LSTTL与非门电路,输入端接510Ω(de)小电阻接地相当于接低电平. ( √ ).15. 数据选择器是一个单输入、多输出(de)组合逻辑电路.（X ） ( )。