四位超前进位加法器的设计

1.课程设计名称

四位超前进位加法器

2.课程设计内容

设计一个四位加法器，要求要有超前进位，减小输出的延迟，采用0.13um

工艺设计。

3.课程设计目的

训练学生综合运用学过的数字集成电路的基本知识，独立设计相对复杂的数字集成电路的能力。

4.课程设计要求

4.1、按设计指导书中要求的格式书写，所有的内容一律打印；

4.2、报告内容包括设计过程、仿真的HSPICE网表，软件仿真的结果及分析、延时的手工计算；

4.3、要有整体电路原理图，仿真的波形图；

4.4、软件仿真必须要有必要的说明；要给出各个输入信号的具体波形和输出信号的测试结果。

4.5、写出对应的HSPICE设计网表，网表仿真结果符合设计要求。把仿真图形附在报告上。

4.6、设输入端的电容为C inv，输出端的负载电容为5000C inv，从输入到输出任意找一通路，优化通路延时，手工计算确定通路中每个门对应的晶体管的尺寸。每组三个同学选择不能为同一通路。此部分的计算参数可采用书中第六章的参数。

4.7、各种器件的具体结构可参考阎石的《数字电子技术基础》一书。不允许有完全一样的报告，对于报告完全相同者，记为不及格。

5.使用软件

软件为HSPICE和COSMOS-SCOPE。

6.课程设计原理

由全加器的真值表可得S

i 和C

i

的逻辑表达式：

定义两个中间变量G

i 和P

i

：

当A

i ＝B

i

＝1时，G

i

＝1，由C

i

的表达式可得C

i

＝1，即产生进位，所以G

i

称为产生量变。若P

i ＝1，则A

i

·B

i

＝0，C

i

＝C

i-1

，即P

i

＝1时，低位的进位能传

送到高位的进位输出端，故P

i

称为传输变量，这两个变量都与进位信号无关。

将G

i 和P

i

代入S

i

和C

i

得：

进而可得各位进位信号的逻辑表达如下：

根据逻辑表达式做出电路图（如图）：

逻辑功能图中有2输入异或门，2输入与门，3输入与门，4输入与门，2输入或门，3输入或门，4输入或门，其转化成CMOS晶体管图如下：

7.课程设计网表

*xor 2

.subckt xor2 a b c d f

mxorpa 1 a vdd vdd pmos l=2 w=8 mxorpb f d 1 vdd pmos l=2 w=8 mxorpc 2 b vdd vdd pmos l=2 w=8 mxorpd f c 2 vdd pmos l=2 w=8 mxorna f a 3 0 nmos l=2 w=4 mxornb 3 b 0 0 nmos l=2 w=4 mxornc f c 4 0 nmos l=2 w=4 mxornd 4 d 0 0 nmos l=2 w=4

.ends xor2

*and2

.subckt and2 a b f

mandpa f a vdd vdd pmos l=2 w=4 mandpb f b vdd vdd pmos l=2 w=4

mandna f a 1 0 nmos l=2 w=4 mandnb 1 b 0 0 nmos l=2 w=4

.ends and2

*and3

.subckt and3 a b c f

mandpa f a vdd vdd pmos l=2 w=4 mandpb f b vdd vdd pmos l=2 w=4 mandpc f c vdd vdd pmos l=2 w=4 mandna f a 1 0 nmos l=2 w=6 mandnb 1 b 2 0 nmos l=2 w=6 mandnc 2 c 0 0 nmos l=2 w=6

.ends and3

*and4

.subckt and4 a b c d f

mandpa f a vdd vdd pmos l=2 w=4 mandpb f b vdd vdd pmos l=2 w=4 mandpc f c vdd vdd pmos l=2 w=4 mandpd f d vdd vdd pmos l=2 w=4 mandna f a 1 0 nmos l=2 w=8 mandnb 1 b 2 0 nmos l=2 w=8 mandnc 2 c 3 0 nmos l=2 w=8 mandnd 3 d 0 0 nmos l=2 w=8

.ends and4

*or2

.subckt or2 a b f

morpa 1 a vdd vdd pmos l=2 w=8 morpb f b 1 vdd pmos l=2 w=8 mna f a 0 0 nmos l=2 w=4

mnb f b 0 0 nmos l=2 w=4

.ends or2

*or3

.subckt or3 a b c f

morpa 1 a vdd vdd pmos l=2 w=12 morpb 2 b 1 vdd pmos l=2 w=12 morpc f c 2 vdd pmos l=2 w=12 mna f a 0 0 nmos l=2 w=4

mnb f b 0 0 nmos l=2 w=4

mnc f c 0 0 nmos l=2 w=4

.ends or3