实验十 Moore型同步时序逻辑电路的分析与设计

实验十 Moore型同步时序逻辑电路的分析与设计
一、实验目的
1.掌握同步时序逻辑电路的分析、设计方法；
2.掌握时序逻辑电路的测试方法。

二、实验原理
1.Moore型同步时序逻辑电路的分析方法：
时序逻辑电路的分析，按照电路图，选择芯片，根据芯片管脚，在逻辑图上标明管脚号；大街电路后，根据电路要求输入时钟信号，要求出电路的状态转换图或时序图，从中分析出电路的功能。

2.Moore型同步时序逻辑电路的设计方法：
（1）分析题意，求出状态转换图。

（2）状态化简：确定等价状态，电路中的等价状态可合并为一个状态。

（3）重新确定电路状态数N，求出触发器数你n，触发器数按下列公式求：2n-1<N<2n（N为状态数，n为触发器数）。

（4）触发器类型（D、JK）。

（5）状态编码，列出状态转换表，求状态方程、驱动方程。

（6）画出时序电路图。

（7）时序状态检验，当N<2n 时，应进行空转检验，以免电路进入无效状态而不能自启动。

（8）功能仿真、时序仿真。

3.同步时序逻辑电路的设计举例：
试用D触发器设421码模5加法计数器。

（1）分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：
（2）状态转换化简：由题意得该电路无等价状态。

（3）确定触发器数：根据，2n-1<N <2n，n=3。

（4）触发器选型：选择D触发器。

（5）状态编码：Q3、Q2、Q1按421码规律变化。

（6）列出状态转换表，如表1.
（7）利用卡诺图如图2，求状态方程、驱动方程。

（8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的状态转换图，如图3所示，检查是否能自启动。

（9）画出逻辑图，如图4 所示。

三、实验仪器
1．示波器1台
2．函数信号发生器1台
3．数字万用表1台
4．多功能电路实验箱1台
四、实验内容
1.模5（421码）加法计数器功能检验：
按图4搭接电路，Cp接单脉冲P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，Rd’接逻辑开关K12，Sd1’、Sd2’、Sd3’分别接逻辑开关K1、K2、K3；接通电源后，利用Rd’使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表，各无效状态利用Sd1’、Sd2’、Sd3’置数后，加单脉冲观察其次态，画出完整状态转换图；
实验得模5（421码）加法计数器时序表
实验得完整状态转换图如
2.模5（421码）加法计数器时序图观测：
将Cp接TTL信号（f=10kHz），用双踪示波器观察并记录Cp、Q3、Q2、Q1波形。

实验示波器显示波形图如下：
黄色为Cp，绿色为Q1
黄色为Cp，绿色为Q2
黄色为Cp，绿色为Q3 所以得最后整理波形图如下：
3.设计模10（5421BCD）加法计数器。

(1)分析题意：状态转换图如下：
(2)状态化简：无等价状态。

(3)确定触发器数：由24-1<10<24，n=4，所以要四个触发器。

(4)触发器类型：选择D触发器。

(5)状态编码，Q4、Q3、Q2、Q1按5421码规律变化，得状态转换表如
下：
(6)利用卡诺图求状态方程、驱动方程：
即：
；；；(7)逻辑电路图为：
实验得时序表如下图所示：
实验得完整的转化图为;
结论：可以自启动。

五、实验总结
1)做实验时要注意各触发器的管脚排列，在接线时先在图上标管脚
号，再按号连线，避免短路损坏芯片。

2)了解设计电路的步骤，按照写状态转换表，列状态方程，画出设
计图的顺序设计。

3)本实验使用示波器时要采用外部触发，外部触发导线应接在Y（Q3）
处，CH1用来检测Cp，CH2分别测Q1，Q2，Q3，触发选为外部，这样才能得到稳定的波形图。