实验十 Moore型同步时序逻辑电路的分析与设计
5.2同步时序逻辑电路的分析报告
同步时序逻辑电路的分析一.分析的目的：得出时序电路的逻辑功能。
二.分析的方法（步骤）：1、写方程式（1）时钟方程：CP的逻辑式（2）输出方程：时序电路输出逻辑表达式，它通常为现态的函数。
（3）驱动方程：各触发器输入端的逻辑表达式＜（4）状态方程：把驱动方程代入相应的触发器的特性方程，即可求出各个触发器次态输出的逻辑表达式。
2、列真值表；3、画状态转换图；4、画时序图；5、逻辑功能说明：由状态表归纳说明给定的时序电路的逻辑功能；6、检查电路能否自启动。
注意：常见时序电路：1）计数器：同（异）步N进制加（减）法计数器。
2）寄存器三.时序逻辑电路中的几个概念说明1. 有效状态与有效循环有效状态：在时序电路中，凡是被利用了的状态, 都称为有效状态。
有效循环：在时序电路中，凡是有效状态形成的循环，都称为有效循环。
2. 无效状态与无效循环无效状态：在时序电路中，凡是没有被利用的状态，都叫无效状态。
无效循环：在时序电路中，如果无效状态形成了循环，那么这种循环就称为无效循环。
3. 电路能自启动与不能自启动能自启动：在时序电路中，虽然存在无效状态，但是它们没有形成循环，这样的时序电路叫能够自启动的时序电路。
不能自启动：在时序电路中，既有无效状态存在, 且它们之间又形成了循环，这样的时序电路被称之为不能自启动的时序电路。
在这种电路中，一旦因某种原因使循环进入无效循环，就再也回不到有效状态了，所以，再要正常工作也就不可能了。
四.同步时序电路的分析举例CP 例1试分析如图所示的时序电路的逻辑功能解：(1)写方程式 时钟方程： 输出方程： 驱动方程：CP 0 CR CP 2 CP 丫 Q 2n Q 1nQ o nJ i QoJ 2 Q ；K o Q ； K iQ o nK 2 Q 1n状态方程：把驱动方程分别代入特性方程 JK 触发器的特性方程：Q n1JQ nKQ nQ 011J o Q o nK oQoQ ；Q o nQ 2nQ o nQ ；1J Q K 1Q ；Q ⑥Qg nQ A(6-2-4)，得状态方程:K 2Q 2n Q?Q 2n Q ：Q ； Q；J 2Q；Q 2n()Q2(2)列状态表 依次假设电路得现态Q ；Q1nQ o n，代入状态方程式和输出方程式，进行计算，求出相应得次态和输出，结果见状态表)画出状态图/1 /1 /1 /1 /10 0 0——► 0 0 1 ——► 0 1 1——► 1 1 1——► 1 1 0——► 1 0 0/0(a)有效循环110 1 0——►1 0 111(b)无效循环(4)画时序图(5)电路功能说明由状态图和时序图可知，该电路是一个6次CP 脉冲一循环的顺序发生器，又称为节拍发生器。
5-2时序逻辑电路的分析
X=1 Z
X Q1n
n Q2 1Q1n1
Z
0 0 1 1
0 1 0 1
0 1 0 1
0 1 1 0
1 0 1 0
0 0 0 1
1 0 1 0
1 0 0 1
1 0 1 0
0 0 0 1
状态图
n Qn1Q1 1 / Z 2 X=0 X=1
0 0 0 1 1 0 1 1
n 2
n 1
X/Z Q2Q1 0/0 00 00
4. 确定和说明电路的逻辑功能
5.2.2 同步时序逻辑电路的分析举例1
先介绍相对简单的Moore型时序逻辑电路，再介绍相对复 杂的Mealy型时序逻辑电路
例1 试分析下图所示时序电路的逻辑功能。
解：由电路图可知，此为同步时序逻辑电路，无输入信号
所以，属Moore型 1.写出各触发器的驱动方程和输出方程。
D0 Q2 Q0
D1 Q1
n1
D 2= Q 0 Q 1
Q
Q
n 1 0 n 2 n 0
D
n 0
Q Q CP0 Q CP0
Q
n1 1
n1 2
Q CP1 Q CP1
n 1 n 1
n 1 n 0 n 2
Q
Q Q CP2 Q CP2
(3)列电路状态转换真值表
Y 输出方程： 1 Q1 , Y2 Q2
驱动方程：
1J ＞C1
Y1
Q1
1J ＞C1 1K
Y2
Q2
J1 Q2 , K1 1 J 2 Q1 , K2 1
CP
1K
5.2.2 同步时序逻辑电路的分析举例1
同步时序电路逻辑设计课件
下面通过一个例题说明其设计过程。
实验例3-2-1 设计“111”序列检测器。
解 （1） 分析题义，设置状态，画出状态转换图表 要设计的电路有一串行输入端X和一串行输出端Y 。输入X是一随机信号，每当连续输 入三个“1”时，检测器输出为“1”，其余情况下输出“0”。例如 输入X序列 010111011110… 输出Ｙ序列 000001000100… 分析输入、输出关系可见，当连续输入3 个“1”，对应输出一个“1”，在3个“1”以后 不论输入为“1”还是为“0”，都输出为“0”。因而要有4个状态，记作S0、S1、S2和S3。其 中： S0为电路初态。 S1是输入第一个“1”以后的状态。 S2是连续输入二个“1”以后的状态。 S3是连续输入三个“1”以后的状态。 由这四个状态可作出原始状态转换图（图3-2-1）和状态转换表（表3-2-1）。 （2） 状态化简 在原始状态中可能会有“冗余”状态，通过状态化简，清除原始状态中的“冗余”状 态，可减少时序逻辑电路中记忆单元的数量，简化逻辑电路。作表3-2-2的蕴含状态表进 行状态化简。 对表3-2-2作追寻比较，只有S0和S3是属于等价类。可见最简状态是（S0和S3）、S1、S2 三个。
四 实验内容及步骤
设计一同步序列检测器，当输入序列 为0011时，输出一个“1”，即： 输入序列X 1100110011 输出序列Y 0000010001 试设计一模7的同步计数器，当X=1时作 加法计数，X=0时作减法计数。
五 实验设备和器材 （1）示波器 YB4323 （2）实验箱 数逻实验箱 1台 1台
Φ
Φ
10
Φ
1
10
Φ
Φ
(a) J2=XQ1
X Q2Q1 00 01 11 10 (e) 0 0 Φ Φ Φ 1 1 Φ Φ Φ X Q2Q1 00 01 11 10
时序逻辑电路摩尔型和米利型
时序逻辑电路摩尔型和米利型时序逻辑电路是数字电路中一种重要的电路类型，用于实现各种复杂的计算和控制功能。
在时序逻辑电路中，电路的输出不仅取决于当前输入信号，还取决于该信号的先前状态。
本文将重点介绍时序逻辑电路中的两种常见类型：摩尔型和米利型。
一、摩尔型时序逻辑电路摩尔型时序逻辑电路是一种常见的时序逻辑电路类型，其设计基于摩尔触发器。
摩尔触发器是一种具有存储功能的电路元件，可以存储一位二进制数字，并在时钟信号的控制下改变其状态。
基于摩尔触发器，我们可以构建各种复杂的时序逻辑电路。
在摩尔型时序逻辑电路中，时钟信号起着非常重要的作用。
时钟信号会定期触发摩尔触发器的状态改变，从而使得整个电路按照一定的时间序列工作。
通过合理地设置时钟频率和时序逻辑电路的设计，我们可以实现各种时序逻辑功能，如计数器、时序比较器等。
摩尔型时序逻辑电路有许多优点。
它具有较高的抗噪声能力。
由于时钟信号的存在，摩尔型时序逻辑电路对输入信号的抖动和噪声具有一定的容忍度。
由于时钟信号的同步约束，摩尔型时序逻辑电路可以更容易地进行时序分析和验证。
摩尔型时序逻辑电路在面积和功耗方面通常比米利型时序逻辑电路更优秀。
然而，摩尔型时序逻辑电路也存在一些限制。
由于时钟信号的存在，摩尔型时序逻辑电路的工作速度较慢。
在大规模集成电路中，时钟分布和时钟抖动可能会导致时序逻辑电路的性能问题。
摩尔型时序逻辑电路在一些特殊应用场景下可能无法满足需求，如高速数据传输等。
二、米利型时序逻辑电路米利型时序逻辑电路是一种相对较新的时序逻辑电路类型，其设计基于米利触发器。
米利触发器是一种时序逻辑电路元件，可以将输入信号的状态变化保存在存储单元中，并在时钟信号的控制下改变输出信号的状态。
与摩尔型时序逻辑电路相比，米利型时序逻辑电路具有更高的速度和更低的功耗。
在米利型时序逻辑电路中，存储单元采用动态存储器或双稳态存储器，能够在非时钟边沿时实现状态的改变，从而提高了时序逻辑电路的工作速度。
同步时序逻辑电路设计的教学方法
同步时序逻辑电路设计的教学方法探讨摘要：本文对“数字逻辑”课程中同步时序逻辑电路设计的教学方法进行了探讨，提出了根据二进制状态表导出激励函数的行之有效的简化方法及卡诺图的变换。
关键词：数字逻辑，同步时序逻辑电路，卡诺图一、引言作为功能部件级的逻辑电路设计的教学，难度最大的莫过于时序逻辑电路了。
对于难点的教学，力求在讲述过程上有一个清晰的思路，教给学生一个简单有效的设计方法，尽量避免烦琐的推导和计算。
本文就设计过程中的“由给定的二进制状态表确定触发器的激励函数和输出函数”的一个环节来说明这个问题。
二、根据二进制状态表求指定触发器激励表的简化方法这个环节通常是用触发器的激励表来转换的。
这种转换无疑对熟练激励表的应用有好处，但繁琐的转换工作增加了很多工作量，降低了设计工作的效率，不利于教学任务进度的完成。
例如，在给出的二进制状态表的情况下，用触发器的激励表的转换，求出选用J -K 触发器时的激励函数和输出函数表达式就比较麻烦。
设二进制状态表如下表1所示，J -K 触发器的激励表如表2所示。
因为给出的状态表有4个状态，它需要2个J -K 触发器。
要求的激励函数有J 2、K 2、J 1、K 1等4个，一个输出函数1个Z ，总共需要画5个卡诺图来求解。
由于输出函数与激励表无关，可直接根据状态表填出3变量卡诺图求解：观察输出函数Z 的卡诺图，它就是按状态表的行列顺序直接填写的，具有很强的直观性。
根据这个卡诺图可求出输出函数表达式为：112xy y y Z +=求激励函数J 2、K 2、J 1、K 1的表达式则需要根据状态表和激励表按步骤填写。
一、求J 2、K 2时，在状态表中只保留y 2和y 2n+1的对应状态，求J 1、K 1时则保留y 1和y 1n+1的对应状态列，保留后的状态表如表3和表4所示。
二、根据表2（激励表）和表3（或表4）填写求J 2、K 2（或J 1、K 1）的卡诺图。
如图2所示。
这样，根据图2所示的卡诺图，激励函数才能求出来：x J 2=2y ；x K 2= ；1J 1= ；1K 1=当然，二进制状态表的现态排列秩序必须按格雷码排列，如本例按00、01、11、10排列，否则在填写卡诺图前须先作好格雷码排列。
同步时序逻辑电路的分析
yn1 x1x2x1yn x2yn Zx1x2yn
0
1
4． 画出时间图，并说明电路的逻辑功能
设电路初态为“0”，输入x1为00110110，输入x2为 01011100，根据状态图可作出电路的输出和状态响应序 列如下:
时钟节拍：1 2 3 4 5 6 7 8 输入x1： 0 0 1 1 0 1 1 0 输入x2： 0 1 0 1 1 1 0 0 状态yn+1： 0 0 0 0 1 1 1 1 输出Z ： 0 1 1 0 0 1 0 1
按输出信号特点分 Mealy型—输出不仅与存贮状态有关,还与外部输入有关。 Moore型—输出仅与存贮状态有关。
按通用性功能分 典型时序 — 移存器、计数器、序列信号发生/检测器 一般时序— 任意时序逻辑命题
时序电路的状态表和状态图
状态表 反映时序电路的输出Z、次态yn＋1、输入x和现 态yn之间的逻辑关系和状态转换规律的表格。
•
需要指出的是：
(1) 如果同步时序电路的初始状态不同，那么尽管输 入序列相同，但输出响应序列和状态转移序列将不同。
(2) 电路的现态和次态是相对某一时刻而言，该时刻 的次态就是下一个时刻的现态。
Mealy型电路状态图示例
y
x
0
1
A
D/0
C/1
B
B/1
A/0
C
B/1
D/0
D
A/0
B/1
某电路的状态表
现态
输入
…
X
…
…
…
Y
y
n
1
/Z
…
…
•例题：其同步时序电路有一个输入x，一个输出Z，4个状
态A， B， C， D，该时序电路的状态表如下所示 ：
同步时序逻辑电路的设计
D3 D2 D1 D0 =Q3n+1Q2n+1Q1n+1Q0n+1
由状态图可以看出，这是一个循环移位计数器。在计数时循
Q0 Q1, Q1 Q2 , Q2 Q3 , Q3 Q0
这种计数器的循环长度l=2n，其中n为位数，这里n=4，l=8
由状态图还可看出，图左半部8个状态形成闭环，称为 “有效序列”，右半部8个状态称为“无效序列”。如果该 时序电路在某种偶然因素作用下，使电路处于“无效序列” 中的某一状态，则它可以在时钟脉冲 CP的作用下，经过若 干个节拍后，自动进入有效序列。因此，该计数器称为具
01 0 10 0 00 1
10 1 00 1 01 0
01
状态图
1/0 0/0
6
画时序波形图。
根据状态表或状态图， 可画出在CP脉冲作用下电路的时序图。
00
0/0 1/0 1/1 0/1 10 1/0 0/0 01
CP X Q0 Q1 Z
7
（4）逻辑功能分析：
该电路一共有3个状态00、01、10。
有自恢复功能的扭环移位计数器。
2 同步时序逻辑电路的设计
同步时序逻辑电路的设计是指根据特定的逻辑要求，设计 出能实现其逻辑功能的时序逻辑电路。显然， 设计是分析的逆 过程，即：
分析
逻辑电路
设计
逻辑功能
同步时序逻辑电路设计追求的目标是，使用尽可能少的 触发器和逻辑门实现预定的逻辑要求！
设计的一般步骤如下：
构造Moore型原始状态图如下：
1
相应的原始状态表如下表所示。
例 设计一个用于引爆控制的同步时序电路，该电路有一 个输入端x和一个输出端Z。平时输入x始终为0，一旦需要引爆， 则从 x 连续输入4个1信号(不被0间断)，电路收到第四个1后在 输出端Z产生一个1信号点火引爆，该电路连同引爆装置一起被 炸毁。试建立该电路的Mealy型状态图和状态表。
实验十--Moore型同步时序逻辑电路的分析与设计
实验十Moore型同步时序逻辑电路的分析与设计一．实验目的：1.同步时序逻辑电路的分析与设计方法2.掌握时序逻辑电路的测试方法。
二．实验原理：1.Moore同步时序逻辑电路的分析方法：时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。
2.Moore同步时序逻辑电路的设计方法：（1）分析题意，求出状态转换图。
（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。
（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1<N <2n（N为状态数、n为触发器数）。
（4）触发器选型（D、JK）。
（5）状态编码，列出状态转换表，求出状态方程、驱动方程。
（6）画出时序电路图。
（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。
（8）功能仿真，时序仿真。
3.同步时序逻辑电路的设计举例：试用D触发器设421码模5加法计数器。
（1）分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：（2）状态转换化简：由题意得该电路无等价状态。
（3）确定触发器数：根据，2n-1<N <2n，n=3。
（4）触发器选型：选择D触发器。
（5）状态编码：Q3、Q2、Q1按421码规律变化。
（6）列出状态转换表，如表1.（7）利用卡诺图如图2，求状态方程、驱动方程。
（8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的状态转换图，如图3所示，检查是否能自启动。
（9）画出逻辑图，如图4 所示。
三、实验仪器：1.示波器1台。
2.函数信号发生器1台。
3.数字万用表1台。
4.多功能电路实验箱1台；四、实验内容：1.模5（421码）（基于D触发器）加法计数器功能检验：按图4搭接电路，Cp 接单脉冲信号P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，Rd----接逻辑开关K12，Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3；接通电源后利用Rd----使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十Moore型同步时序逻辑电路的分析与设计
一．实验目的：
1.同步时序逻辑电路的分析与设计方法
2.掌握时序逻辑电路的测试方法。
二．实验原理：
1.Moore同步时序逻辑电路的分析方法：
时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。
2.Moore同步时序逻辑电路的设计方法：
（1）分析题意，求出状态转换图。
（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。
（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1<N <2n（N为状态数、n为触发器数）。
（4）触发器选型（D、JK）。
（5）状态编码，列出状态转换表，求出状态方程、驱动方程。
（6）画出时序电路图。
（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。
（8）功能仿真，时序仿真。
3.同步时序逻辑电路的设计举例：
试用D触发器设421码模5加法计数器。
（1）分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：
（2）状态转换化简：由题意得该电路无等价状态。
（3）确定触发器数：根据，2n-1<N <2n，n=3。
（4）触发器选型：选择D触发器。
（5）状态编码：Q3、Q2、Q1按421码规律变化。
（6）列出状态转换表，如表1.
（7）利用卡诺图如图2，求状态方程、驱动方程。
（8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整的
状态转换图，如图3所示，检查是否能自启动。
（9）画出逻辑图，如图4 所示。
三、实验仪器：
1.示波器1台。
2.函数信号发生器1台。
3.数字万用表1台。
4.多功能电路实验箱1台；
四、实验内容：
1.模5（421码）（基于D触发器）加法计数器功能检验：按图4搭接电路，Cp 接单脉冲信号P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，Rd---- 接逻辑开关K12，Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3；接通电源后利用Rd----使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表。
2.模5（421码）加法计数器时序图观察：
将Cp改接TTL信号（f=10kHz),用双踪示波器观察并记录Cp Q1 Q2 Q3波形。
3.设计10（8421BCD）加法计数器；
4.设计10（5421BCD）加法计数器。