晶圆制造工艺ETCH完整版
晶圆制造工艺流程和处理工序
晶圆制造工艺流程和处理工序晶圆制造工艺流程1、表面清洗2、初次氧化3、CVD(Chemical Vapor deposiTIon) 法沉积一层Si3N4 (Hot CVD 或LPCVD) 。
（1）常压CVD (Normal Pressure CVD) （2）低压CVD (Low Pressure CVD) （3）热CVD (Hot CVD)/(thermal CVD) （4）电浆增强CVD (Plasma Enhanced CVD) （5）MOCVD (Metal Organic CVD) 分子磊晶成长(Molecular Beam Epitaxy) （6）外延生长法(LPE)4、涂敷光刻胶（1）光刻胶的涂敷（2）预烘(pre bake) （3）曝光（4）显影（5）后烘(post bake) （6）腐蚀(etching) （7）光刻胶的去除5、此处用干法氧化法将氮化硅去除6 、离子布植将硼离子(B+3) 透过SiO2 膜注入衬底，形成P 型阱7、去除光刻胶，放高温炉中进行退火处理8、用热磷酸去除氮化硅层，掺杂磷(P+5) 离子，形成N 型阱9、退火处理，然后用HF 去除SiO2 层10、干法氧化法生成一层SiO2 层，然后LPCVD 沉积一层氮化硅11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层12、湿法氧化，生长未有氮化硅保护的SiO2 层，形成PN 之间的隔离区13、热磷酸去除氮化硅，然后用HF 溶液去除栅隔离层位置的SiO2 ，并重新生成品质更好的SiO2 薄膜, 作为栅极氧化层。
14、LPCVD 沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2 保护层。
15、表面涂敷光阻，去除P 阱区的光阻，注入砷(As) 离子，形成NMOS 的源漏极。
用同样的方法，在N 阱区，注入B 离子形成PMOS 的源漏极。
16、利用PECVD 沉积一层无掺杂氧化层，保护元件，并进行退火处理。
晶圆加工工艺流程
晶圆加工工艺流程1、表面清洗晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。
2、初次氧化有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术:干法氧化Si(固)+O2 à SiO2(固)和湿法氧化Si(固)+2H2O à SiO2(固)+2H2。
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。
干法氧化成膜速度慢于湿法。
湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。
当SiO2膜较薄时，膜厚与时间成正比。
SiO2膜变厚时，膜厚与时间的平方根成正比。
因而，要形成较厚SiO2膜，需要较长的氧化时间。
SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。
湿法氧化时，因在于OH基SiO2膜中的扩散系数比O2的大。
氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。
因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。
SiO2膜为透明，通过光干涉来估计膜的厚度。
这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。
对其他的透明薄膜，如知道其折射率，也可用公式计算出(dSiO2)/(dox)=(nox)/(nSiO2)。
SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。
也可用干涉膜计或椭圆仪等测出。
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。
(100)面的Si的界面能级密度最低，约为10E+10-- 10E+11/cm ?2.eV-1 数量级。
(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。
3、热CVD(HotCVD)/(thermalCVD)此方法生产性高，梯状敷层性佳(不管多凹凸不平，深孔中的表面亦产生反应，及气体可到达表面而附着薄膜)等，故用途极广。
晶圆(Wafer) 制程工艺学习
晶圆（Wafer）制程工藝學習晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。
一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。
一支85公分长，重76.6公斤的8吋硅晶棒，约需2天半时间长成。
经研磨、拋光、切片后，即成半导体之原料晶圆片。
光学显影光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻下面的薄膜层或硅晶上。
光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。
小尺寸之显像分辨率，更在 IC 制程的进步上，扮演着最关键的角色。
由于光学上的需要，此段制程之照明采用偏黄色的可见光。
因此俗称此区为黄光区。
干式蚀刻技术在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。
干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。
电浆对蚀刻制程有物理性与化学性两方面的影响。
首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。
此外，电浆也会把这些化学成份离子化，使其带有电荷。
晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。
芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。
基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行：1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。
如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。
2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。
化学气相沉积技术化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。
(完整版)晶圆的生产工艺流程汇总
晶圆的生产工艺流程：从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）：晶棒成长--晶棒裁切与检测--外径研磨--切片--圆边--表层研磨--蚀刻--去疵--抛光--清洗--检验--包装1、晶棒成长工序：它又可细分为：1）、融化（MeltDown）：将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。
2）、颈部成长（Neck Growth）：待硅融浆的温度安定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（大凡约6mm左右），维持此直径并拉长100-200mm，以消除晶种内的晶粒排列取向差异。
3）、晶冠成长（CrownGrowth）：颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如5、6、8、12吋等）。
4）、晶体成长（Body Growth）：不断调整提升速度和融炼温度，维持不变的晶棒直径，只到晶棒长度达到预定值。
5）、尾部成长（Tail Growth）：当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。
到此即得到一根统统的晶棒。
2、晶棒裁切与检测（Cutting&Inspection）：将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。
3、外径研磨（Surface Grinding & Shaping）：由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。
4、切片（WireSawSlicing）：由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。
晶圆制造工艺流程
晶圆制造工艺流程晶圆制造是指通过一系列工艺步骤来制作半导体芯片的过程。
以下是典型的晶圆制造工艺流程。
1.单晶片生长：晶圆制造的第一步是将纯度很高的硅材料通过化学气相沉积或其他方法生长为单晶片。
这个步骤是整个工艺流程的基础。
2.晶圆切割：在单晶片生长完成后，将其切割成薄片，即晶圆。
通常使用金刚石刀进行切割，切割后的晶圆具有相对平整的表面和一定的厚度。
3.光刻：光刻是晶圆制造中关键的步骤之一、在此步骤中，通过光刻机将需要形成的图案转移到晶圆表面。
这通常涉及到在晶圆表面涂覆光刻胶，然后通过光刻机的曝光和显影过程来形成所需的图案。
4.晶圆清洗：在光刻步骤完成后，晶圆需要进行清洗，以去除光刻胶的残留物和其他杂质。
晶圆清洗通常会使用化学溶液和超声波的作用来清洁晶圆表面。
5.电镀：在一些情况下，需要对晶圆进行电镀，以增加其表面的导电性和减小电阻。
这个步骤通常涉及将晶圆浸入含有金属离子的溶液中，在电流作用下使金属离子沉积在晶圆表面。
6.氧化：氧化是将晶圆表面涂覆一层氧化物的过程。
这个步骤可以在大气中进行，也可以通过化学气相沉积来完成。
氧化的目的是改善晶圆表面的质量，并为后续步骤提供一定的保护。
7.形成电极和连线：在晶圆上制作电极和连线是将芯片的不同部分连接起来的关键步骤。
这个步骤通常涉及使用光刻和电镀等技术，将导电材料沉积在晶圆表面，并通过化学蚀刻来形成所需的电极和连线。
8.打磨和抛光：在制造晶圆过程中，由于一些原因，晶圆表面可能会有一些不平整和缺陷。
为了修复这些问题，晶圆需要经过打磨和抛光，使其表面更加平整和光滑。
9.测试和封装：在晶圆制造完毕后，需要对芯片进行测试，以确保其正常工作。
测试通常会使用特定的测试设备和测试程序来进行，包括电性能测试、可靠性测试等。
然后，芯片会进行封装，即将其放入塑料或金属封装中，以保护芯片并为其提供适当的引脚。
以上是晶圆制造的典型工艺流程。
当然，实际的晶圆制造可能会因不同应用领域和制造工艺的差异而略有不同。
晶圆制造工艺ETCH优选稿
晶圆制造工艺E T C H 集团公司文件内部编码：（TTT-UUTT-MMYB-URTTY-ITTLTY-晶圆制造工艺流程1、表面清洗2、初次氧化3、CVD(ChemicalVapordeposition)法沉积一层Si3N4(HotCVD或LPCVD) 。
（1）常压CVD(NormalPressureCVD)（2）低压CVD(LowPressureCVD)（3）热CVD(HotCVD)/(thermalCVD)（4）电浆增强CVD(PlasmaEnhancedCVD)（5）MOCVD(MetalOrganicCVD)&分子磊晶成长(MolecularBeamEpitaxy)（6）外延生长法?(LPE)4、涂敷光刻胶?（1）光刻胶的涂敷?（2）预烘(prebake)（3）曝光（4）显影（5）后烘(postbake)（6）腐蚀(etching)（7）光刻胶的去除5、此处用干法氧化法将氮化硅去除6?、离子布植将硼离子(B+3)透过SiO2?膜注入衬底，形成P?型阱7、去除光刻胶，放高温炉中进行退火处理8、用热磷酸去除氮化硅层，掺杂磷(P+5)离子，形成N?型阱9、退火处理，然后用HF?去除SiO2?层10、干法氧化法生成一层SiO2?层，然后LPCVD?沉积一层氮化硅11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层12、湿法氧化，生长未有氮化硅保护的SiO2?层，形成PN?之间的隔离区13、热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜,作为栅极氧化层。
14、LPCVD?沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2?保护层。
15、表面涂敷光阻，去除P?阱区的光阻，注入砷(As)离子，形成NMOS?的源漏极。
用同样的方法，在N?阱区，注入B?离子形成PMOS?的源漏极。
16、利用PECVD?沉积一层无掺杂氧化层，保护元件，并进行退火处理。
晶圆制造实用工艺流程
晶圆制造工艺流程1、表面清洗2、初次氧化3、 CVD(Chemical Vapor deposition) 法沉积一层 Si3N4 (Hot CVD 或 LPCVD) 。
（1）常压 CVD (Normal Pressure CVD)（2）低压 CVD (Low Pressure CVD)（3）热 CVD (Hot CVD)/(thermal CVD)（4）电浆增强 CVD (Plasma Enhanced CVD)（5）MOCVD (Metal Organic CVD) & 分子磊晶成长 (Molecular Beam Epitaxy) （6）外延生长法 (LPE)4、涂敷光刻胶（1）光刻胶的涂敷（2）预烘 (pre bake)（3）曝光（4）显影（5）后烘 (post bake)（6）腐蚀 (etching)（7）光刻胶的去除5、此处用干法氧化法将氮化硅去除6 、离子布植将硼离子 (B+3) 透过 SiO2 膜注入衬底，形成 P 型阱7、去除光刻胶，放高温炉中进行退火处理8、用热磷酸去除氮化硅层，掺杂磷 (P+5) 离子，形成 N 型阱9、退火处理，然后用 HF 去除 SiO2 层10、干法氧化法生成一层 SiO2 层，然后 LPCVD 沉积一层氮化硅11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层12、湿法氧化，生长未有氮化硅保护的 SiO2 层，形成 PN 之间的隔离区13、热磷酸去除氮化硅，然后用 HF 溶液去除栅隔离层位置的 SiO2 ，并重新生成品质更好的 SiO2 薄膜 , 作为栅极氧化层。
14、LPCVD 沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成 SiO2 保护层。
15、表面涂敷光阻，去除 P 阱区的光阻，注入砷 (As) 离子，形成 NMOS 的源漏极。
用同样的方法，在 N 阱区，注入 B 离子形成 PMOS 的源漏极。
晶圆制造工艺-ETCH
晶圆制造工艺流程1、表面清洗2、初次氧化3、CVD(Chemical Vapor deposition) 法沉积一层Si3N4 (Hot CVD 或LPCVD) 。
（1）常压CVD (Normal Pressure CVD)（2）低压CVD (Low Pressure CVD)（3）热CVD (Hot CVD)/(thermal CVD)（4）电浆增强CVD (Plasma Enhanced CVD)（5）MOCVD (Metal Organic CVD) & 分子磊晶成长(Molecular Beam Epitaxy)（6）外延生长法(LPE)4、涂敷光刻胶（1）光刻胶的涂敷（2）预烘(pre bake)（3）曝光（4）显影（5）后烘(post bake)（6）腐蚀(etching)（7）光刻胶的去除5、此处用干法氧化法将氮化硅去除6 、离子布植将硼离子(B+3) 透过SiO2 膜注入衬底，形成P 型阱7、去除光刻胶，放高温炉中进行退火处理8、用热磷酸去除氮化硅层，掺杂磷(P+5) 离子，形成N 型阱9、退火处理，然后用HF 去除SiO2 层10、干法氧化法生成一层SiO2 层，然后LPCVD 沉积一层氮化硅11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层12、湿法氧化，生长未有氮化硅保护的SiO2 层，形成PN 之间的隔离区13、热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜,作为栅极氧化层。
14、LPCVD 沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2 保护层。
15、表面涂敷光阻，去除P 阱区的光阻，注入砷(As) 离子，形成NMOS 的源漏极。
用同样的方法，在N 阱区，注入B 离子形成PMOS 的源漏极。
16、利用PECVD 沉积一层无掺杂氧化层，保护元件，并进行退火处理。
17、沉积掺杂硼磷的氧化层18、濺镀第一层金属（1）薄膜的沉积方法根据其用途的不同而不同，厚度通常小于1um 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶圆制造工艺E T C H 集团标准化办公室：[VV986T-J682P28-JP266L8-68PNN]晶圆制造工艺流程1、表面清洗2、初次氧化3、CVD(ChemicalVapordeposition)法沉积一层Si3N4(HotCVD或LPCVD)。
（1）常压CVD(NormalPressureCVD)（2）低压CVD(LowPressureCVD)（3）热CVD(HotCVD)/(thermalCVD)（4）电浆增强CVD(PlasmaEnhancedCVD)（5）MOCVD(MetalOrganicCVD)&分子磊晶成长(MolecularBeamEpitaxy)（6）外延生长法?(LPE)4、涂敷光刻胶?（1）光刻胶的涂敷?（2）预烘(prebake)（3）曝光（4）显影（5）后烘(postbake)（6）腐蚀(etching)（7）光刻胶的去除5、此处用干法氧化法将氮化硅去除6?、离子布植将硼离子(B+3)透过SiO2?膜注入衬底，形成P?型阱7、去除光刻胶，放高温炉中进行退火处理8、用热磷酸去除氮化硅层，掺杂磷(P+5)离子，形成N?型阱9、退火处理，然后用HF?去除SiO2?层10、干法氧化法生成一层SiO2?层，然后LPCVD?沉积一层氮化硅11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层12、湿法氧化，生长未有氮化硅保护的SiO2?层，形成PN?之间的隔离区13、热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜,作为栅极氧化层。
14、LPCVD?沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2?保护层。
15、表面涂敷光阻，去除P?阱区的光阻，注入砷(As)离子，形成NMOS?的源漏极。
用同样的方法，在N?阱区，注入B?离子形成PMOS?的源漏极。
16、利用PECVD?沉积一层无掺杂氧化层，保护元件，并进行退火处理。
17、沉积掺杂硼磷的氧化层18、溅镀第一层金属（2）真空蒸发法（EvaporationDeposition）（3）溅镀（SputteringDeposition）19、光刻技术定出?VIA?孔洞，沉积第二层金属，并刻蚀出连线结构。
然后，用PECVD?法氧化层和氮化硅保护层。
20、光刻和离子刻蚀，定出PAD?位置?21、最后进行退火处理，以保证整个Chip?的完整和连线的连接性?晶圆制造总的工艺流程芯片的制造过程可概分为晶圆处理工序（Wafer?Fabrication）、晶圆针测工序（Wafer?Probe）、构装工序（Packaging）、测试工序（InitialTestandFinalTest）等几个步骤。
其中晶圆处理工序和晶圆针测工序为前段（Front?End）工序，而构装工序、测试工序为后段（Back?End）工序。
1、晶圆处理工序：本工序的主要工作是在晶圆上制作电路及电子元件（如晶体管、电容、逻辑开关等），处理程序通常与产品种类和所使用的技术有关，但一般基本步骤是先将晶圆适当清洗，再在其表面进行氧化及化学气相沉积，然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤，最终在晶圆上完成数层电路及元件加工与制作。
2、晶圆针测工序：经过上道工序后，晶圆上就形成了一个个的小格，即晶粒，一般情况下，为便于测试，提高效率，同一片晶圆上制作同一品种、规格的产品；但也可根据需要制作几种不同品种、规格的产品。
在用针测（Probe）仪对每个晶粒检测其电气特性，并将不合格的晶粒标上记号后，将晶圆切开，分割成一颗颗单独的晶粒，再按其电气特性分类，装入不同的托盘中，不合格的晶粒则舍弃。
3、构装工序：就是将单个的晶粒固定在塑胶或陶瓷制的芯片基座上，并把晶粒上蚀刻出的一些引接线端与基座底部伸出的插脚连接，以作为与外界电路板连接之用，最后盖上塑胶盖板，用胶水封死。
其目的是用以保护晶粒避免受到机械刮伤或高温破坏。
到此才算制成了一块集成电路芯片（即我们在电脑里可以看到的那些黑色或褐色，两边或四边带有许多插脚或引线的矩形小块）。
4、测试工序：芯片制造的最后一道工序为测试，其又可分为一般测试和特殊测试，前者是将封装后的芯片置于各种环境下测试其电气特性，如消耗功率、运行速度、耐压度等。
经测试后的芯片，依其电气特性划分为不同等级。
而特殊测试则是根据客户特殊需求的技术参数，从相近参数规格、品种中拿出部分芯片，做有针对性的专门测试，看是否能满足客户的特殊需求，以决定是否须为客户设计专用芯片。
经一般测试合格的产品贴上规格、型号及出厂日期等标识的标签并加以包装后即可出厂。
而未通过测试的芯片则视其达到的参数情况定作降级品或废品ETCH?何谓蚀刻(Etch)答：将形成在晶圆表面上的薄膜全部，或特定处所去除至必要厚度的制程。
蚀刻种类:答：(1)干蚀刻(2)湿蚀刻?蚀刻对象依薄膜种类可分为:答：poly,oxide,metal何谓dielectric?蚀刻(介电质蚀刻)答：Oxideetchandnitrideetch半导体中一般介电质材质为何答：氧化硅/氮化硅?何谓湿式蚀刻答：利用液相的酸液或溶剂将不要的薄膜去除何谓电浆Plasma?答：电浆是物质的第四状态带有正,负电荷及中性粒子之总和;其中包含电子正离子,负离子,中性分子,活性基及发光子等,产生电浆的方法可使用高温或高电压.何谓干式蚀刻答：利用plasma将不要的薄膜去除何谓Under-etching(蚀刻不足)答：系指被蚀刻材料，在被蚀刻途中停止造成应被去除的薄膜仍有残留何谓Over-etching(过蚀刻)答：蚀刻过多造成底层被破坏何谓Etch?rate(蚀刻速率)答：单位时间内可去除的蚀刻材料厚度或深度何谓Seasoning(陈化处理)答：是在蚀刻室的清净或更换零件后，为要稳定制程条件，使用仿真（dummy）晶圆进行数次的蚀刻循环。
Asher的主要用途?答：光阻去除?Wetbenchdryer功用为何答：将晶圆表面的水份去除列举目前Wetbenchdry方法:答：(1)SpinDryer(2)Marangonidry(3)IPAVaporDry何谓SpinDryer答：利用离心力将晶圆表面的水份去除何谓MaragoniDryer答：利用表面张力将晶圆表面的水份去除何谓IPAVaporDryer答：利用IPA(异丙醇)和水共溶原理将晶圆表面的水份去除测Particle时,使用何种测量仪器答：TencorSurfscan测蚀刻速率时,使用何者量测仪器答：膜厚计,测量膜厚差值何谓AEI?答：AfterEtchingInspection蚀刻后的检查AEI目检Wafer须检查哪些项目:答：(1)正面颜色是否异常及刮伤(2)有无缺角及Particle(3)刻号是否正确金属蚀刻机台转非金属蚀刻机台时应如何处理答：清机防止金属污染问题金属蚀刻机台asher的功用为何答：去光阻及防止腐蚀金属蚀刻后为何不可使用一般硫酸槽进行清洗答：因为金属线会溶于硫酸中"Hot?Plate"机台是什幺用途答：烘烤?HotPlate烘烤温度为何答：90~120?度C?何种气体为Poly?ETCH主要使用气体答：Cl2,HBr,HCl用于Al?金属蚀刻的主要气体为答：Cl2,BCl3用于W金属蚀刻的主要气体为?答：SF6?何种气体为oxidevai/contactETCH主要使用气体答：C4F8,C5F8,C4F6硫酸槽的化学成份为:答：H2SO4/H2O2?AMP槽的化学成份为:答：NH4OH/H2O2/H2O?UVcuring是什幺用途答：利用UV光对光阻进行预处理以加强光阻的强度"UV?curing"用于何种层次答：金属层?何谓EMO?答：机台紧急开关EMO作用为何湿式蚀刻门上贴有那些警示标示答：(1)警告.内部有严重危险.严禁打开此门(2)机械手臂危险.严禁打开此门(3)化学药剂危险严禁打开此门遇化学溶液泄漏时应如何处置答：严禁以手去测试漏出之液体应以酸碱试纸测试.并寻找泄漏管路.遇IPA?槽着火时应如何处置答：立即关闭IPA?输送管路并以机台之灭火器灭火及通知紧急应变小组BOE槽之主成份为何答：HF(氢氟酸)与NH4F(氟化铵).BOE为那三个英文字缩写答：BufferedOxideEtcher。
有毒气体之阀柜(VMB)功用为何答：当有毒气体外泄时可利用抽气装置抽走,并防止有毒气体漏出电浆的频率一般13.56?MHz,为何不用其它频率答：为避免影响通讯品质,目前只开放特定频率,作为产生电浆之用,如380~420KHz, 13.56MHz,2.54GHz等?何谓ESC(electricalstaticchuck)答：利用静电吸附的原理,将Wafer?固定在极板(Substrate)上?Asher主要气体为?答：O2?Asher机台进行蚀刻最关键之参数为何答：温度简述TURBOPUMP原理?答：利用涡轮原理,可将压力抽至10-6TORR?热交换器(HEAT?EXCHANGER)之功用为何？答：将热能经由介媒传输,以达到温度控制之目地简述BACKSIDEHELIUMCOOLING之原理？答：藉由氦气之良好之热传导特性,能将芯片上之温度均匀化答：搜寻notch边使芯片进反应腔的位置都固定可追踪问题?简述EPD之功用答：侦测蚀刻终点Endpointdetector利用波长侦测蚀刻终点何谓M F C答：massflowcontroler气体流量控制器;用于控制反应气体的流量GDP?为何答：气体分配盘(gasdistributionplate)GDP?有何作用？答：均匀地将气体分布于芯片上方何谓isotropicetch答：等向性蚀刻侧壁侧向蚀刻的机率均等何谓anisotropicetch答：非等向性蚀刻;侧壁侧向蚀刻的机率少何谓etch?选择比答：不同材质之蚀刻率比值何谓AEICD答：蚀刻后特定图形尺寸之大小,特征尺寸(CriticalDimension)何谓CDbias答：蚀刻CD减蚀刻前黄光CD?简述何谓田口式实验计划法答：利用混合变因安排辅以统计归纳分析何谓反射功率答：蚀刻过程中,所施予之功率并不会完全地被反应腔内接收端所接受,会有部份值反射掉,此反射之量,称为反射功率LoadLock之功能为何答：Wafers经由loadlock后再进出反应腔,确保反应腔维持在真空下不受粉尘及湿度的影响?厂务供气系统中何谓BulkGas答：BulkGas为大气中普遍存在之制程气体如N2,O2,Ar等?厂务供气系统中何谓InertGas答：InertGas为一些特殊无强烈毒性的气体,如NH3,CF4,CHF3,SF6等?厂务供气系统中何谓ToxicGas答：ToxicGas为具有强烈危害人体的毒性气体,如SiH4,Cl2,BCl3等?冷却器的冷却液为何功用答：传导热Etch之废气有经何种方式处理答：利用水循环将废气溶解之后排放至废酸槽何谓RPM?答：即RemotePowerModule,系统总电源箱.火灾异常处理程序答：(1)立即警告周围人员.(2)尝试3?秒钟灭火.(3)按下EMO停止机台.(4)关闭VMBValve并通知厂务.(5)撤离.一氧化碳(CO)侦测器警报异常处理程序答：(1)警告周围人员.(2)按Pause?键,暂止Run?货.(3)立即关闭VMB?阀,并通知厂务.(4)进行测漏高压电击异常处理程序答：(1)确认安全无虑下,按EMO键(2)确认受伤原因(误触电源漏水等)(3)处理受伤人员T/C(传送TransferChamber)之功能为何答：提供一个真空环境,以利机器手臂在反应腔与晶舟间传送Wafer,节省时间?机台PM时需佩带面具否答：是,防毒面具?机台停滞时间过久run货前需做何动作?答：Seasoning(陈化处理)何谓Seasoning(陈化处理)答：是在蚀刻室的清净或更换零件后，为要稳定制程条件，使用仿真（dummy）晶圆进行数次的蚀刻循环。