数字电路技术时序逻辑电路分析(正式)总结

同步时序逻辑电路的分析
④ 写出状态转换表
状态转换表
Qn 1 Qn+13 Qn+1 2 Qn+11 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 0 0 0 1 0 0 0 Y 0 0 0 0 0 0 1 1
Qn3 0 0 0 0 1 1 1 1
器件实例：74LS194 左/右移，并行输入，保持，异步
置零等功能
30
6.3.1、移位寄存器 （代码在寄存器中左右移动）
SQ1 S1S0 Q1 S1S0 Q0 S1S0Q2 S1S0 D1
S1 S1
S0
S0
RQ1 SQ1 Q1n1 SQ1
通过控制S1,S0 就可以选择194的工作状态
D边沿触发器是最简单的数据寄存器。在 CP脉冲作用下， 它能够寄存一位二进制代码。
当 D=0时，在CP脉冲的边沿将 0寄存在 D触发器中；
当 D=1时，在CP脉冲作用下将 1寄存在 D触发器中。 24
6.3.1 常用的时序逻辑电路-寄存器
一、寄存器： ①用于寄存一组二值代码，N位寄存器由N个触发器组成， 可存放一组N位二值代码 ②只要求其中每个触发器可置1，置0
第六章 时序逻辑电路
1
第六章 时序逻辑电路
6.1 概述
6.2 时序逻辑电路的一般分析方法
6.3 若干常用的时序逻辑电路
6.4 时序逻辑电路的设计方法
2
6.1 概 述 一、 时序逻辑电路特点
1.
功能上：任何一个时刻的输出状态不仅取决于该时刻的输入
信号，还与电路原来的状态有关。 例如： 串行加法器，两个多位数由高到低依次相加。
21
6.2.2
同步时序逻辑电路分析
6、画波形图
CP Q0 Q1
Q2
22
6.3 常用的时序逻辑电路-寄存器
一、数据寄存器 二、移位寄存器 三、集成寄存器
23
6.3.1 常用的时序逻辑电路-寄存器
一、寄存器： ① 用于寄存一组二值代码，N位寄存器由N个触发器组成， 可存放一组N位二值代码 ② 只要求其中每个触发器可置1，置0
② 写出输出方程为 Y=Q2Q3
J3=Q1n Q2n ，K3=Q2n n 1 n n ③ 代入JK触发器的特征方程 Q JQ KQ 中，得状态方程为：
Q1n+1=Q2Q3 Q1 Q2n+1=Q1 Q2 + Q1Q3 Q2 Q3n+1=Q1Q2Q3 + Q2Q3 12
例题中电路无输入变量，次态和输出只取决于电路的初态，设初态 为Q3Q2Q1=000，代入其状态方程及输出方程，得： Q1n+1= 0 • 0 • 0 =1 • 1=1 Q2n+1= 0 • 0 + 0 • 0 • 0=0 Y=0 • 0=0 Q1n+1= 0 • 0 • 1 =0 Q2n+1= 1• 0 + 1 • 0 • 0=1 Q3n+1= 1 • 0 • 0 + 0 • 0=0 再以010为初态，代入得 Q1n+1= 1 • 0 • 0 =0 • 0=1
移位 CP 脉冲
CP 0 1 2 3 4
DI Q0 Q1 Q2 Q3 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 1 1 0 1 0 1 1 1 0 1
从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时 间，所以当CP上升沿同时作用于所有触发器时，它们输入端的 状态都未改变。 于是，F1按Q0原来的状态翻转， F2按Q1原来的状态翻转， F3按 Q2原来的状态翻转，同时，输入端的代码存入F0，总的效果是 寄存器的代码依次右移一位。例如在四个CP周期内输入代码依 次为1011， 27
Q0 Q1 Q2 Q3
S0 S1 DIR
CP RD 74LS194 D0 D1 D2 D3 DIL
RD 0 1 1 1 1
S1 X 0 0 1 1
S0 工作状态 X 置零 0 保持 1 右移 0 左移 1 并行输入
31
6.3.1、移位寄存器 （代码在寄存器中左右移动）
扩展应用 （四位 八位）
并行数据输入
② 写出输出方程为 Y=Q2Q3
J3=Q1n Q2n ，K3=Q2n
10
同步时序逻辑电路的分析
③ 写出状态转换表
状态转换表
J2 0 1 0 1 0 1 0 1 k2 0 1 0 1 1 1 1 1 J3 K3 Qn+1 3 Qn+1 2 Qn+1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 1 1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 1 1 0 0 0 Y 0 0 0 0 0 0 1 1
8
同步时序逻辑电路的分析
分析：找出给定时序电路的逻辑功能 即找出在输入和CP作用下，电路的次态和输出。 一般步骤 ：
5. 根据状态转换表，画出状态转换图。
9
例1
1
1J C1F1 1K
Q1
1J F2 C1 & 1K
Q2
1J F3 C1 1K
Q3 33
&
1
Y
CP
① 写电路的驱动方程： J1=Q2nQ3n ，K1=1 J2=Q1n ，K2=Q1n Q3n
/1 111
15
同步时序逻辑电路的分析
000 /1 111 /0 /1 110 /0 101 /0 100 001 /0 010 /0 011 /0
每经过七个时钟触发脉冲以后输出端 Y从低电平跳变为高电平， 且电路的状态循环一次。
若电路初态为111，代入方程得： Q3Q2Q1=000，Y=1 ，经一个 CP作用后仍能进入有效状态，这叫计数器具有自启动能力。 逻辑功能： 电路具有对时钟信号进行计数的功能，且计数容量 等于七，称为七进制计数器。 16
2. 将驱动方程代入触发器的特性方程，得到触发器状 态
3. 从给定电路写出输出方程
7
同步时序逻辑电路的分析
分析：找出给定时序电路的逻辑功能 即找出在输入和CP作用下，电路的次态和输出。 一般步骤 ：
4. 若将任何一组输入变量及电路初态的取值代入状 态方程和输出方程，即可算得电路次态和输出值： 以得到的次态作为新的初态，和这时的输入变量取 值一起，再代入状态方程和输出方程进行计算，又 可得到一组新的次态和输出值。如此继续，将结果 列为真值表形式，便得到状态转换表。
与X、Q有关 仅取决于电路状态
5
6.2 时序逻辑电路分析方法
分析步骤

同步时序逻辑电路分析举例
6
同步时序逻辑电路的分析
分析：找出给定时序电路的逻辑功能 即找出在输入和CP作用下，电路的次态和输出。
一般步骤 ： 1. 从给定电路写出存储电路中每个触发器的驱动方程 （触发器输入的逻辑式），得到整个电路的驱动方程
6.3.1、移位寄存器 （代码在寄存器中左右移动）
1、具有存储和移位的功能
串行 DI 输入 FF0 1D C1 并 出 Q0 行 FF1 1D C1 Q1 FF2 1D C1 Q2 FF3 1D C1 输 Q3 DO串行 输出
移位 CP 脉冲
经过4个CP信号后，串行输入的四位代 码全部移入了移位寄存器，并在四个输 出端得到并行输出代码。利用移位寄存 器可实现代码的串行—并行转换。若再 加4个CP信号，寄存器中的四位代码还 可以从串行端依次输出。 28
2. 电路结构上： ① 包含存储电路和组合电路 ② 存储器状态和输入变量共同决定输出
3
6.1 概 述 二、 时序电路的一般结构形式与功能描述方法
x1 xn 输入信号 组合逻辑电路
y1 yi
q1
qk 存储电路的 输出信号 存储电路
z1
zj
输出信号
存储电路的 输入信号
Z = G（X，Qn） Qn+1= H（Z，Qn）
Qn3 0 0 0 0 1 1 1 1
11
Qn2 0 0 1 1 0 0 1 1
Qn1 0 1 0 1 0 1 0 1
J1 1 1 1 1 1 1 0 0
k1 1 1 1 1 1 1 1 1
例1
1
1J F1 C1 1K
Q1
1J F2 C1 & 1K
Q2
1J F3 C1 1K
Q3 33
&
1
Y
CP
① 写电路的驱动方程： J1=Q2nQ3n ，K1=1 J2=Q1n ，K2=Q1n Q3n
例1
74 LS 75 cp 高电平期间, Q 随D 改变
25
6.3.1 常用的时序逻辑电路-寄存器
例2
74 LS 175 CP 将存入D0-D3 , 与此前后 的状态无关, 有异步置 0 功能
26
ቤተ መጻሕፍቲ ባይዱ
6.3.1、移位寄存器 （代码在寄存器中左右移动）
1、具有存储和移位的功能
串行 DI 输入 FF0 1D C1 并 出 Q0 行 FF1 1D C1 Q1 FF2 1D C1 Q2 FF3 1D C1 输 Q3 DO串行 输出
19
6.2.2
5.画状态图
同步时序逻辑电路分析
101
Q2Q1Q0
/1 111
000 /1
/0
001
/0
010 /0 /1
/1 110
100
/0
011
20
6.2.2
同步时序逻辑电路分析
可以看出，000、001、010、011、100这五个
状态构成了一个循环，即每输入五个脉冲就
循环一周，通常这种时序逻辑电路称为五进 制计数器，并且这五种状态称为有效状态， 其余的三种状态称为无效状态。如果设初态 为111（无效状态），经一个CP作用后仍能进 入有效状态，这叫计数器具有自启动能力。