算法流程图及ASM图
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
算法流程图及ASM图
引例设计一个逻辑电路，其输入信号X=x
n-1x
n-2
…x
0，
Z为输出信号
，
表示X中包含的
1的个数。电路可用如下的流程图描述：
图5-2-1 含1统计电路
5.2.1 算法流程图
算法流程图由工作块、判别块、条件块、开始结束块以及指向线组成。
图5-2-2 算法流程图的工作块
图5-2-3 算法流程图的判别块
图5-2-4 算法流程图的条件块
图5-2-5 算法流程图的开始块和结束块
如对引例的含1统计电路增加一个序列开始标志信号START和一个统计结束标志信号DONE，则其框图为如下：
图5-2-6 含1统计电路的算法流程图
5.2.2 算法设计
例5-2-1 设计如下左图所示的乘法电路。图中，输入信号A=A
4A
3
A
2
A
1
是被
乘数，B=B
4B
3
B
2
B
1
是乘数，且均为4位二进制数，P=A*B是输出信号，为8位二进制数。START
为启动信号，END为结束标志。其算法逻辑图见下右图。
图5-2-7 乘法器的算法流程图
例5-2-2 设计一个电路，用于计算平面上两点之间的距离。该电路输入信号为两个8位二进制数X和Y，分别代表两点横坐标的差值和纵坐标的差值，电路输出为Z，表示两点之间的距离。计算误差要求小于10%。
图5-2-8 例5-2-2的算法流程图
5.2.3 电路划分与逻辑框图
例5-2-3 根据含1统计电路的算法流程图，画出电路的逻辑框图。如下。
图5-2-9 含1统计电路的逻辑框图
例5-2-4 画出4位二进制乘法器的逻辑框图。如下。
图5-2-10 乘法器的逻辑框图
例5-2-5根据距离运算电路的算法流程图，画出该电路的逻辑框图。
图5-2-11 距离运算电路的逻辑框图
5.2.4 数据处理单元的设
计
例5-2-6 设计含1统计电路的数据处理单元。如图。
图5-2-12 含1统计电路的数据处理单元例5-2-7 设计4位乘法器的数据处理单元。如图。
图5-2-13 4位乘法器的数据处理单元 5.2.5 ASM图
5.2.5.1 ASM图的基本符号和组成
图5-2-14 ASM图的状态图
图5-2-15 ASM图的判别块
图5-2-16 ASM图的条件输出块
5.2.5.2 导出ASM图的方法
ASM图和算法流程图间的相互关系和转换规则十分明确，两者之间工作块（状态块）、判别块、条件输出块基本对应。
例5-2-8 将含1统计电路的算法流程图转换成为ASM图。如下图。
图5-2-18 含1统计电路控制器ASM图
例5-2-9 将4位乘法器的算法流程图转换为ASM图。如下图。
图5-2-19 乘法器控制单元ASM图
5.2.6 控制单元的设计
5.2.
6.1 以触发器为核心的控制器设计
例5-2-10 导出上图所示的乘法控制单元的逻辑电路。
1.对ASM图进行状态分配：S0——00，S1——01，S2——11，S3——10
图5-2-20 乘法器控制单元设计过程之一
2.填写激励函数卡诺图
图5-2-20 乘法器控制单元设计过程之一
3.导出输出方程
END = Q
1Q 0
CR = Q
1Q
CA = Q
1
Q
CB1 = Q
1Q 0
CB0 = Q
1Q
+ Q
1
Q
CC = Q
1Q 0
CM1 = Q
1Q 0 B
i
CM0 = Q
1Q
B
i
+ Q
1
Q
4.画逻辑图：
图5-2-21 乘法器控制单元逻辑电路之一
5.2.
6.2 以集成计数器为核心的控制器设计
例5-2-11用集成计数器74163，辅以适当的组合器件，设计乘法器控制单元电路。
1.状态分配：S0——00，S1——01，S2——11，S3——10
图5-2-22 乘法控制器单元设计过程之二
2.列操作表
图5-2-22 乘法控制器单元设计过程之二 3.填写激励函数卡诺图
图5-2-22 乘法控制器单元设计过程之二 4.导出输出方程
END = Q
1Q 0
CR = Q
1Q
CA = CB1 = Q
1
Q
CB0 = Q
1
Q
+ Q
1
Q
= Q
CC = Q
1
Q
CM1 = Q
1Q 0 B
i
CM0 = Q
1Q
B
i
+ Q
1
Q
5.画逻辑图：
图5-2-23 乘法器控制单元逻辑电路之二
5.2.
6.3 以集成移位器为核心的控制器设计
例5-2-12 用集成移位器74194，辅以适当的组合器件，设计乘法器控制单元的电路。
进行状态分配：S0——00，S1——01，S2——11，S3——10，得操作表及各激励输入端的函数卡诺图，如图5-2-24。
图5-2-24 乘法器控制单元逻辑电路之三
各输出信号的函数表达式为：
END = Q
A Q B