基于多环锁相宽带细步进频率合成器的设计

合集下载

基于MC145151-2PPL频率合成器的设计

基本原理为；由信号源石英晶体振荡器产生出
一
频率合成器的频率分辨率。改变Ｒ数值的大小，
准频率源相组合，就能产生与标准信号源有相同的频率稳定度、准确度的众多频率点。
可改变频率合成器的分辨率。由以上可以看出当环路锁定后，压控振荡器的输出频率严格与输入频率行相等。同时在一定范围内跟踪输入信号频率变化，具有良好的跟踪特性。只要ＬＰＦ通频带设计合理，整个环路就具有良好的
窄带滤波特性。
１ＭＣ１４５１５１－２锁相环简介
ＭＣ１４５１５１－２是一块双列直插式ＣＭＯＳ大规模集成电路，由４位总线输入、锁存器选通
个高稳定度的标准频率ｆｓ，经参考分频器进
：
ＲＡ２ＲＡ１ＲＡｏＭｃ１４５１５１ — ２
：：ＭＡＸ３０８
；
随着移动通信、雷达技术以及遥测、遥
感测控技术不断发展，各种系统对频率源的要求越来越高，不但要求频率稳定度和准确度高，而且还要求能方便的改变收发频率。特别是无
图一１基本锁相环频率合成器组成框图
【关键词】频率合成ＶＣＯ锁相环频率源分
频器
广一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一１广一一一一一一一一一一一一一一一１

锁相频率合成器的设计

目录摘要 (1)1. 设计任务 (2)2. 锁相频率合成器的硬件设计 (2)2.1 锁相环基本原理 (2)2.2 频率合成器总体设计方案 (3)2.3 VCO电路设计(MAX2620) (4)2.4 集成锁相环电路设计（MB1504） (6)2.5 单片机控制电路设计 (9)3. 软件设计 (11)3.1 MB1504数据输入设计 (11)3.2 程序流程设计 (13)总结 (15)参考文献 (16)锁相频率合成器的设计摘要由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。

通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。

本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。

关键词：频率合成器；锁相环；控振荡器(VCO)1. 设计任务设计一个基于锁相环的锁相频率合成器2. 锁相频率合成器的硬件设计2.1 锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。

图2-1显示了最基本的锁相环方框图。

它包括三个基本部件，鉴相器（PD ）环路滤波器（LPF ）和压控振荡器（VCO ）图2- 1 基本的锁相环方框图设参考信号（1）式中 ur 为参考信号的幅度ωr 为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt 为参考时的瞬时相位若参考信号是未调载波时，则θr(t)= θ1=常数。

设输出信号为（2）式中 Uo 为输出信号的振幅ωo 为压控振荡器的自由振荡角频率θo (t)为参考信号以其载波相位ωot 为参考时的瞬时相位, 在VCO 未受控制前他是常数，受控之后他是时间函数。

则两信号之间的瞬时相位差为（3）由频率和相位之间的关系可得两信号之间的瞬时频差为（4）()sin[()]r r r r u t U t t ωθ=+()cos[()]o o o o u t U t t ωθ=+0000()()(())()()c r r r r t t t t t t θωθωθωωθθ=+-+=-+-00()()e r d t d t dt dt θθωω=--鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。

基于DDS的锁相频率合成器设计

基于DDS的锁相频率合成器设计李俊;施颂生【摘要】提出一种基于直接频率合成技术(DDS)的锁相环(PLL)频率合成器,该合成器利用DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频,替代多环锁相频率合成器中的低频率子环,使合成器输出频率在89.6～110.4 MHz之间分辨率达1 Hz,并保持DDS相噪、杂散水平不变.结合DDS的快速频率切换和PLL环路跟踪能力,实现信号的快速跳频.本文给出了技术方案,讨论部分电路设计,并对主要技术指标进行理论分析,最后给出了实验结果.【期刊名称】《现代电子技术》【年(卷),期】2007(030)023【总页数】3页(P74-76)【关键词】直接数字式频率合成;锁相环;混频;带通滤波器【作者】李俊;施颂生【作者单位】湘潭大学,信息工程学院,湖南,湘潭,411105;湘潭大学,信息工程学院,湖南,湘潭,411105【正文语种】中文【中图分类】TN741 引言现代频率合成源对频率精度、分辨率、转换时间和频谱纯度等指标提出了越来越高的要求。

甚高频(VHF)频率合成器通常采用多锁相环路(PLL)结构，多环合成器将单环中的巨大分频比用多个环路来负担，同时各环，尤其是主环的鉴相频率大幅度提高，从而满足了鉴相频率高、分频比小和分辨率高等要求。

但是由于多环组合的固有特性，尤其是分辨率每提高1个数量级，就要增加一级子环路，使得其频率转换速度低、线路复杂、可靠性差。

直接数字式频率合成技术(DDS)的频率分辨率高、频率转换速度快。

DDS/PLL混合频率合成是一项新兴技术。

DDS激励PLL倍频的方式能发挥DDS高分辨率的特点，但DDS信号中的相噪与杂散一旦落入环路内将会恶化lg N。

采用DDS内插PLL混频，即DDS输出与PLL反馈回路中的压控振荡器(VCO)输出混频，相当于用DDS取代多环频率合成器中的低(细)频率子环，电路结构简单，在频率转换速度、分辨率等方面性能优良，并且不存在DDS相噪与杂散恶化的问题。

基于数字锁相环的宽带频率源设计

Ｋｅｒｓｆｅｕｎｙｓｎｈｓｚｒｄｇｔｌｈｓｏｋｄｌｏ；ｎｅｒｔｄｐａｅｌｃｅｏｐｙｗｏｄ：ｒｑｅｃｙｔｅｉ；ｉｉａａｅｌｃｅｏｐｉｔｇａｅｈｓｏｋｄｌｏｅｐ
（舶重工集团公司７３所，州２５０）船２扬２０１
摘要：介绍了数字锁相环路的基本原理，分析了集成锁相环芯片ＡＦ１７Ｄ４０的性能，采用其设计出一种具有多个频道
的宽带频率合成器，具有结构简单、定性好、度高、实现等特点。它稳精易
出宽带、低相噪的频率合成器。
１锁相环频率合成器原理
锁相环路基本的方框图如图１示所
ｆｆ
。
．
—
．ቤተ መጻሕፍቲ ባይዱ
．
．
—
—
—
．
—
—
．
图１锁相环基本框图
高精度参考品振的信号上，因此具有频带宽、作频工
率高、频谱质量好等优点；其不足之处是频率分辨但率、率建立时间等方面远不如直接式数字频率合频成器。而且大规模集成电路技术的迅速发展及广泛应用改变了传统的模拟电路设计方法，因此数字锁
０引言
随着雷达技术的不断发展，频率合成器的频对率稳定度、频谱纯度、率范围以及捷变频速度提出频了更高要求。频率合成有很多方式，接模拟频率直

频率合成器的设计

频率合成器的设计频率合成器的设计1 前言频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。

频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（D DS）。

直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。

随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。

频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。

频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。

频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。

本文是以如何设计一个锁相环频率合成器为重点，对频率合成器做了一下概述，主要介绍了锁相环这一部分，同时也对锁相环频率合成器的设计及调试等方面进行了阐述。

2总体方案设计实现频率合成的方法有多种，可用直接合成，锁相环式，而锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。

下面列出了几种用锁相法实现频率合成的方案。

2.1方案一SHAPE \* MERGEFORMAT图2.1 方案一原理框图如图2.1所示，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。

高稳定度的参考振荡器信号f R经R 次分频后，得到频率为f r的参考脉冲信号。

同时，压控振荡器的输出经N次分频后，得到频率为f d的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。

当环路处于锁定状态时，输出信号频率：fo= N*f d。

只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。

《基于FPGA的PLL+DDS的频率合成器》范文

《基于FPGA的PLL+DDS的频率合成器》篇一一、引言随着通信技术的飞速发展，频率合成器作为电子系统中的关键部件，其性能和稳定性直接影响到整个系统的性能。

本文将详细介绍一种基于FPGA（现场可编程门阵列）的PLL（锁相环）+DDS（直接数字合成器）的频率合成器，并对其设计原理、实现方法及性能优势进行深入探讨。

二、PLL+DDS频率合成器的工作原理PLL+DDS频率合成器通过将PLL与DDS结合，利用两者的优势来达到高精度、高稳定性的频率输出。

PLL模块主要负责跟踪和生成参考频率，而DDS模块则能够快速生成多种频率的波形。

FPGA作为核心控制器，负责协调PLL和DDS模块的工作，实现频率的合成和输出。

三、设计实现1. 硬件设计在硬件设计方面，PLL+DDS频率合成器主要包含FPGA、PLL模块、DDS模块以及输出电路等部分。

其中，FPGA作为核心控制器，负责协调整个系统的运行。

PLL模块采用高精度的锁相环电路，以实现稳定的参考频率输出。

DDS模块则采用数字方式生成多种频率的波形。

2. 软件设计在软件设计方面，需要编写FPGA的程序代码来实现对PLL 和DDS模块的控制。

通过配置FPGA的IO口，实现对PLL和DDS模块的驱动和控制。

同时，还需要编写相应的算法程序，以实现频率的合成和输出。

四、性能优势基于FPGA的PLL+DDS频率合成器具有以下优势：1. 高精度：PLL和DDS的结合使得频率合成器具有高精度的频率输出。

2. 高稳定性：通过PLL模块的锁相环电路，可以实现稳定的参考频率输出，从而提高整个系统的稳定性。

3. 快速响应：DDS模块采用数字方式生成波形，具有快速响应的特点，可以快速调整输出频率。

4. 灵活性：FPGA的可编程性使得频率合成器具有很高的灵活性，可以方便地实现多种功能的扩展和升级。

五、应用领域基于FPGA的PLL+DDS频率合成器在通信、雷达、电子测量等领域具有广泛的应用。

例如，在通信系统中，它可以为基站提供稳定的射频信号；在雷达系统中，它可以为雷达提供精确的扫描频率；在电子测量领域，它可以用于信号源的生成和测试等。

锁相式频率合成器的设计与改进

第５卷第７期０２１００年７月
电讯技术
ＴｌｃｍｍｕｉａｉｎＥｎｉｅｎｎｅｅｏｎｃｔｇｎｅｇｏ
Ｖｏ．ＯＮｏ．１５７
Ｊ１００ｕ．２１
文章编号：０１９Ｘ２１）７—０１０１０ —８３（０００１０— ５
ｉａｈｒａ０ｓｙｕｉｇｇｉ — ｏｔｌｂｅａｌｅｉｕｔｉｕｐｔｏｔｈｒｂｅｔａｅｉｔｓｆｓｓｓｏｔ８ｎ．Ｂｓａｎｃｎｒｌｌｍｐｉｒｃｃｉｎｏｔｕｒ，ｔｅｐｏｌｍｈｔｔｎｅｉｏｓｎｏａｉｆｒｐｈｎｔｙ
锁相式频率合成器的设计与改进
马宇飞，署坚李
（北京航空航天大学电子信息工程学院，北京１０９）０１１
摘要：对目前的锁相式频率合成器分辨能力不高和频率转换时间较长的问题，用ＤＳＰＬ组针采Ｄ／Ｌ合式频率合成器，号频率的转换时间最短可达到８ｓ在输出前端采用增益可控放大电路，信０ｎ；有效
相式频率合成器的设计方法，能有效提高输出信号
的频率分辨能力和转换时间；且在输出端提出一并
解决了信号输出强度随着频率升高而不断衰减的问题，使输出信号幅度稳定在１．间。详～１０ｖ之５
细论述了系统的总体结构、软硬件结构，并给出了实验测试结果。关键词：率合成器；相环；频锁信号发生器；增益可控放大器中图分类号：Ｎ４．Ｔ７２２文献标识码：Ａｄｉ１．９９ｊｉｎ１０ —８３．０００．２ｏ：０３６／．ｓ．０１９ｘ２１．７０３ｓ

基于CD4046锁相环的数字频率合成器电路设计

山西电子技术２０１３年第５期
文章编号：１６７４－４５７８（２０１３）０５－０００９－０３
应用实践
基于ＣＤ４０４６锁相环的数字频率合成器电路设计
刘艳红
（国营第七八五厂，山西太原０３００２４）
定时器产生的电信号作为输入信号（参考信号）ｆｉ输入４０４６
相位比较器一端，从压控振荡器输出信号ｆｎ经可预置分频器（Ｊ７、ｒ分频）合成后得反馈信号ｆｂ加到相位比较器的另一端，两个输入信号在相位比较器中进行相位或频率比较，然
信号处理技术，它能严格跟踪相干信号频率。利用锁相环构成的频率合成器电路结构简单，输出频率成分频谱纯度高，
是一个较好的频率转换系统。
１电路总体设计思路
该锁相环数字频率合成器实现的主要技术指标为：输入频率ｆｉ＝１００Ｈｚ；输出频率ｆｏ＝１００Ｈｚ～９９．９ｋＨｚ；分频系数 Ⅳ为１— ９９９之间的任意整数。其总体框架如图１所示：
摘要：主要介绍ＣＤ４０４６锁相环数字频率合成器的构成电路及原理。ＣＤ４０４６锁相环数字频率合成器主要由振荡源电路、１／Ｎ可预置分频器以及锁相环电路构成。其功能是将一给定频率的输入信号经频率合成后产生一系列的 Ⅳ倍频率的输出信号。此频率合成器具有系统稳定、精确度高、较高的可选择性与实用性等特点。关键词：频率合成；锁相环；ＣＤ４０４６；分频器中图分类号：ＴＮ７４２．１文献标识码：Ａ

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

Ｋｅｙｗｏｒｄｓ：ｍｕｌｔｉｄｏｏｐｔｅｃｈｎｏｌｏｇｙ；ＰＩ；ｗｉｄｅｂａｎｄ；ｓｍａｌｌｓｔｅｐ；ｌｏｗｓｐｕｒ
现代军事电子对频率源的综合性能提出了越来越高的要求。宽频段覆盖、细频率步进、低相位噪声和低杂散水平成为了频率合成器的重要发展趋势。为实现上述目标，基于多
Ａｂｓｔｒａｃｔ：Ｔｏｍｅｅｔｔｈｅｒｅｑｕｉｒｅｍｅｎｔｓｏｆｗｉｄｅｂａｎｄａｎｄｓｍａｌｌｓｔｅｐ，ｔｈｅｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒｂａｓｅｄｏｎｍｕｌｔｉ－ｌｏｏｐｔｅｃｈｎｏｌｏｇｙｉｓａｎａｌｙｓｅｄａｎｄｒｅｓｅａｒｃｈｅｄ．ＴｈｅｆｅｑｒｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒｕｓｉｎｇＤＤＳ＋ＰＬＬｔｅｃｈｎｏｌｏｙｇｉｓｉｎｔｒｏｄｕｃｅｄｉｎｃｏｎｔｒａｓｔｔｏｃｏｎｖｅｎｔｉｏｎａｌｓｉｎｇｌｅ
第２１卷第６期
ＶｏｌＩ２１Ｎｏ．６
电子设计工程
ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎＥｎｇｉｎｅｅｒｉｎｇ
２０１３年３月
Ｍａｒ．２０１３
基于多环锁相宽带细步进频率合成器的设计
张文锋，刘武广，宋翔宇
ｌｏｃｋｅｄｌｏｏｐｔｅｃｈｎｉｑｕｅ，ｔｈｅｏｕｔｐｕｔｆｒｅｑｕｅｎｃｙｉｓ１０－１３ＧＨｚ，ｔｈｅｆｅｑｒｕｅｎｃｙｓｔｅｐｉｓ１０ＫＨｚ，ｔｈｅｐｈａｓｅｎｏｉｓｅｉｓ－９２ｄＢｃ／Ｈｚ
ＰＮｓＹＮｍ＝ＰＮ１Ｄ＋１ｏ１ｇ
２ｏ１
（１）
式中，ＰＮｓｖ￣为频率合成器带内相位噪声，ＰＮ１Ｕｒ为锁相
环芯片底噪
环锁相的综合频率合成方式成为了当前高端频综的主流设
＠ＩＫＨｚａｎｄｔｈｅｓｐｕｉｒｏｕｓｓｕｐｐｒｅｓｓｉｏｎｒａｔｉｏｉｓ－６８ｄＢｃ．Ｉｔｃａｎｍｅｅｔｔｈｅｎｅｅｄｓｏｆｐｒｏｊｅｃｔｐｒａｃｔｉｃａｌｌｙ．
（中国西南电子设备研究所四川成都６１００３６）
摘要：为了满足宽频段、细步进频率综合器的工程需求，对基于多环锁相的频率合成器进行了分析和研究。在对比传统
单环锁相技术基础上，介绍了采用ＤＤＳ＋ＰＬＬ多环技术实现宽带细步进频综，输出频段１０～１３ＧＨｚ，频率步进１０ｋＨｚ，相
Ｄｅｓｉｇｎｏｆａｗｉｄｅｂａｎｄａｎｄｓｍａｌｌｓｔｅｐｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒｕｓｉｎｇ
ｍｕｌｔｉ・ｌｏｏｐｔｅｃｈｎｏｌｏｇｙ
位噪声达到一９２ｄＢｃ／Ｈｚ＠１ｋＨＺ，杂散抑制达到＿６８ｄＢｃ，满足实际工程应用需求。
关键词：多环技术；锁相环；宽带；细步进；低杂散
中图分类号：ＴＮ７４３文献标识码：Ａ文章编号：１６７４ — ６２３６（２０１３）０６ — ０１４２ — ０３
计方法。文中采用多环锁相技术实现的宽带频综，通过合理的频段选择方案、细步进杂散规避等关键设计技术的运用，较传统单环锁相式频率源具备更低的相位噪声、更小的频率步进和低杂散等特点【ｌ１。
为保证能够得到较高的频率分辨率，一般只能通过降低鉴相频率实现．造成 Ⅳ值加大，由（１）式可知，相位噪声将恶化。因此。对于单环锁相频率合成器，相位噪声和频率分辨率
ＺＨＡＮＧＷｅｎ－ｆｅｎｇ，ＬＩＵＷｕ－ｇｕａｎｇ，ＳＯＮＧＸｉａｎｇ－ｙｕ
（ＳｏｕｔｈｗｅｓｔＣｈｉｎａＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅｏｆＥｌｅｃｔｒｏｎｉｃＥｑｕｉｐｍｅｎｔ，Ｃｈｅｎｇｄｕ６１００３６，Ｃｈｉｎａ）