一个4位的扭环形计数器有(
（完整版）电子技术基础习题答案
（完整版）电子技术基础习题答案三、选择题：（每小题2分，共20分）1、单极型半导体器件是（C）。
A、二极管；B、双极型三极管；C、场效应管；D、稳压管。
2、P型半导体是在本征半导体中加入微量的（A）元素构成的。
A、三价；B、四价；C、五价；D、六价。
3、稳压二极管的正常工作状态是（ C）。
A、导通状态；B、截止状态；C、反向击穿状态；D、任意状态。
4、用万用表检测某二极管时，发现其正、反电阻均约等于1KΩ，说明该二极管（C）。
A、已经击穿；B、完好状态；C、内部老化不通；D、无法判断。
5、PN结两端加正向电压时，其正向电流是（A）而成。
A、多子扩散；B、少子扩散；C、少子漂移；D、多子漂移。
6、测得NPN型三极管上各电极对地电位分别为V E＝2.1V，V B＝2.8V，V C＝4.4V，说明此三极管处在（A）。
A、放大区；B、饱和区；C、截止区；D、反向击穿区。
7、绝缘栅型场效应管的输入电流（C）。
A、较大；B、较小；C、为零；D、无法判断。
8、正弦电流经过二极管整流后的波形为（C）。
A、矩形方波；B、等腰三角波；C、正弦半波；D、仍为正弦波。
9、三极管超过（C）所示极限参数时，必定被损坏。
A、集电极最大允许电流I CM；B、集—射极间反向击穿电压U（BR）CEO；C、集电极最大允许耗散功率P CM；D、管子的电流放大倍数。
10、若使三极管具有电流放大能力，必须满足的外部条件是（C）A、发射结正偏、集电结正偏；B、发射结反偏、集电结反偏；C、发射结正偏、集电结反偏；D、发射结反偏、集电结正偏。
三、选择题：（每小题2分，共20分）1、基本放大电路中，经过晶体管的信号有（C）。
A、直流成分；B、交流成分；C、交直流成分均有。
2、基本放大电路中的主要放大对象是（B）。
A、直流信号；B、交流信号；C、交直流信号均有。
3、分压式偏置的共发射极放大电路中，若V B点电位过高，电路易出现（B）。
A、截止失真；B、饱和失真；C、晶体管被烧损。
用移位寄存器LS芯片实现扭环形计数器
实 验 原 理
2）扭环型计数器 将图2所示环形计数器稍加改动：将Q3反相得Q3 ，再送至 DSR，就构成了4位扭环形计数器。
实 验 原 理
3)双向移位寄存器设计 工作原理：
当X=1时，M1=0，M0=1， 执行右移功能；
n=3，其模值M=2×3=6；
当X=1时，M1=1，M0=0， 执行左移功能。
1.总结实现任意进制计数器的构成方法
2.总结移位寄存器的逻辑功能表 3. 叙述双向移位寄存器原理
4.根据测试数据，得出结论。完成思考题。
六、注意事项
注意一定要先查导线，再开始接线。 注意通常电源均按+5V和地接入，每个芯片都需接 入一对电源，为防止遗漏，可把它定为接线的第一 步。注意电源不要接反，否则会烧坏芯片。 不可在接通电源的情况下插入或拔出芯片。 移位寄存器74LS194的清除端（ CR ）除了清零时将 其置 0外，其它工作状态均应置为“l”。 环形计数器在工作之前，应先置入一个初始状态， 即被循环的四位二进制数。
n=3，其模值M=2×3-1=5。
n ：代表环内包围的输出端的个数； 如果是通过二输入与非门取反馈作移入数据，则为奇数模， M=2n-1 如果是通过非门取反馈作移入数据，则为偶数模，M=2n。
步骤:
1、双向移位寄存器74LS194逻辑功能测试。 清除：先将端接+5V，检查Q端输出情况，再将端接0电平，所有Q端输 出应为0，清零后再将端接+5V。 并行输入：S1S0置入11，D端置入一组代码（如1011），给 CP 端送单次脉冲，观察 Q端的状态。此时若将DSL或DSR置入1或0， Q端的状态是否改变？ 右移：令S1S0=01，CP＝1HZ，再令DSL=0，观察Q端的变化，待 4个LED全灭以后（此时输入的串行码是什么？），再令DSR＝l， 观察此时Q端LED点亮的次序。当 4个LED都点亮时，输入的串 行码又如何？若要串行输入代码1010（或其它非全0、非全1 码），在DSR端置入一位数码（低位先送），给 CP端送单次脉 冲，经过4个脉冲之后立即将S0置成0以使寄存器工作于保存状 态。 左移：令S1S0＝10，CP＝1HZ，代码1010由DSL端置入，其它步 骤与右移相同。 保持：在完成左移并工作于保持状态后，再给CP端送 4个单次 脉冲，观察输出端有何变化。
电子技术基础 作业题10
电子技术基础作业题10网络收集仅供参考没有讲过的内容可以不做。
一、填空题：（每空0.5分，共33分）1、时序逻辑电路按各位触发器接受时钟脉冲控制信号的不同，可分为同步时序逻辑电路和异步时序逻辑电路两大类。
在异步时序逻辑电路中，各位触发器无统一的时钟脉冲控制信号，输出状态的变化通常不是同一时刻发生的。
2、根据已知的逻辑电路，找出电路的输入和其现态及输出之间的关系，最后总结出电路逻辑功能的一系列步骤，称为时序逻辑电路的分析。
3、当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历的独立状态为2n个，这时，我们称此类电路为二进制计数器。
二进制计数器除了按同步、异步分类外，按计数的加减规律还可分为加计数器、减计数器和可逆计数器。
4、在十进制计数器中，要表示一位十进制数时，至少要用四位触发器才能实现。
十进制计数电路中最常采用的是8421 BCD代码来表示一位十进制数。
5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为莫尔型时序逻辑电路；如果电路中不但除了有存储记忆电路的输入端子，还有逻辑门电路的输入时，构成的电路类型称为米莱型时序逻辑电路。
6、分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的驱动方程、输出方程和次态方程，若所分析电路属于异步时序逻辑电路，则还要写出各位触发器的时钟脉冲方程。
7、时序逻辑电路中某计数器中的无效码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效码不再出现的能力称为自启动能力。
8、在分频、控制、测量等电路中，计数器应用得非常广泛。
构成一个六进制计数器最少要采用三位触发器，这时构成的电路有6个有效状态，2个无效状态。
9、寄存器可分为数码寄存器和移位寄存器，集成74LS194属于双向移位寄存器。
用四位移位寄存器构成环行计数器时，有效状态共有4个；若构成扭环计数器时，其有效状态是8个。
10、寄存器是可用来存放数码、运算结果或指令的电路，通常由具有存储功能的多位触发器组合起来构成。
数电第五章习题答案 .doc
自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？解答：从功能上看，时序电路任何时刻的稳态输出不仅和该时刻的输入相关，而且还决定于该时刻电路的状态，从电路结构上讲，时序电路一定含有记忆和表示电路状态的存储器。
而组合电路任何时刻的稳态输出只决定于该时刻各个输入信号的取值，由常用门电路组成则是其电路结构的特点。
在同步时序电路中，各个触发器的时钟信号是相同的，都是输入CP 脉冲，异步时序电路则不同，其中有的触发器的时钟信号是输入cp 脉冲，有的则是其他触发器的输出，前者触发器的状态更新时同步的，后者触发器状态更新有先有后，是异步的。
5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。
图T5.2解:（1）写方程式 驱动方程 nQ K J 200==n Q K J 011==n n Q Q J 012=， n Q K 22=输出方程：nQ Y 2= （2） 求状态方程nn n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 02020202000010+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01011010111111+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01222201222212=+=+=+（3）画状态图和时序图 状态图如下图所示：101时序图如下图所示：CP Q 0Q 1Q 25.3 试用边沿JK 触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。
解：（1）状态图如下图：（2）求状态方程、输出方程CQ Q Q n n n /101112+++的卡诺图如下图所示：输出方程为nn Q Q C 12=状态方程：n n n n n Q Q Q Q Q 120112+=+ n n n n n n Q Q Q Q Q Q 0120111+=+ n n n n n Q Q Q Q Q 120110+=+驱动方程：n n n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 0122120121220112)(++=++=+n n n n n n Q Q Q Q Q Q 1021011+=+n n n n n Q Q Q Q Q 0012101)(++=+与JK 触发器的特性方程 比较，可以得到驱动方程 n n Q Q J 012= 、 n Q K 12=n Q J 01= 、n n Q Q K 021=n n n n Q Q Q Q J 12120=+= 10=K（4） 无效状态转换情况 111/1000 能自启动（5） 逻辑图如下图所示：5.4 画出用时钟脉冲上升沿触发的边沿D 触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。
高二物理竞赛课件电路的环扭型环形计数器
0 0
1011
0
态 1100
0
1101
0
1110
反馈函数
F Q4Q3Q2
Q2 Q1 Q4Q3 00 01 11 10
00 1 1
01
Q4 Q3 Q2 Q1 反馈函数 F
正 1000
0
常 0100
0
时 0010
0
序 0001
1
11
多
0000 0011
1 0
0101
0 8 12 14
2 9 4 10
1 3 7 15
5 11 6 13
(a )
(b)
约翰逊计数器的计数长度N=2n，因为移位
寄存器串行输入端的信号是从反相端处取得的。
经过n个时钟后，计数器的状态与初始状态正好
相反，必须再经过n个时钟后才能扭回原状态。
序，是我们不希望的，只能从这些循环时序中选 出一个来工作，这就是工作时序，或称为正常时 序，或有效时序。其它末被选中的循环时序称为 异常时序或无效时序。
顺序脉冲输出
1000
1110
0001
0100
1101
0111
0010
1011
一般选上述两个时序为工作时序，因为它
们只循环一个“１”或“0”，不用经过译码就
状态转换表
假 设 寄 存 器 初 始 状 态 为 [Q4Q3Q2Q1] ＝ 1000 ， 那么在移位脉冲的作用下，其状态将按表中顺
序转换。
表 10.15 状态转换表
移位脉冲顺序 0
计数器状态
Q4 Q3 Q2 Q1 1000
1
0100
2
0010
3
0001
专升本数字电子技术试卷答案
专升本《数字电子技术》一、（共75题,共150分）1. （10001100）BCD码表示的数是（）。
（2分）A.二进制数B.八进制数C.十进制数D.十六进制数标准答案：C2. 下面4种逻辑关系中符合与非逻辑关系的是（）。
（2分）A.输入不同，输出为0B.输入有0，输出为0C.输入全1，输出为1D.输入全0，输出为1标准答案：D3. 下面各最小项中,与最小项ABC相邻的最小项是（）。
（2分）A.B.C.D.标准答案：A4. 逻辑函数F (X，Y，Z ) =(2，3，6，7)的最简与或表达式是（）。
（2分）A.F=XB.F=YC.F=ZD.F=XY标准答案：B5. 逻辑函数，约束条件:。
其最简与或表达式是（）。
（2分）A.B.C.D.标准答案：D6. 电路及有关波形如下图所示，输出Q 的波形是（）。
（2分）A.B.C.D.标准答案：A7. 下面给出的4个CMOS逻辑门中,输出为高电平的是（）。
（2分）A.B.C.D.标准答案：B8. 对于CMOS门电路,下面4种说法中正确的是（）。
（2分）A.输入端悬空将造成门电路损坏。
B.输入端悬空时相当于接低电平。
C.输入端悬空时相当于接高电平。
D.输入端悬空对门电路工作无影响。
标准答案：A9. 图示电路的逻辑表达式是（）。
（2分）A.B.C.D.标准答案：C10. 下面各门电路中,输出端Y=0的是（）。
（2分）A.B.C.D.标准答案：C11. 图示三态门组成的电路中,保证电路正常工作的条件是（）。
（2分）A.任何时刻,中最多只能有2个为低电平B.任何时刻，不能同时为低电平C.任何时刻,均可同时为低电平D.任何时刻,均不能为高电平标准答案：B12. 优先编码器正常工作时（）。
（2分）A.要求任何时刻至多只能出现1个输入信号B.任何时刻允许出现多个信号,但只对任意一个信号编码C.任何时刻允许出现多个信号,但根据优先级别只对一个信号编码D.任何时刻允许出现多个信号,并对每个信号同时编码标准答案：C13. 译码器的功能是（）。
四位环形计数器的设计
目录一、设计任务与要求 (1)二、设计方案及原理 (1)三、电路图 (6)四、环形计数器的定义和电路的功能 (6)五、显示法国真结果 (7)六、实验总结 (8)七、参考文献 (9)一、设计任务与要求1.1、设计任务设计一个四位环形计数器。
1.2、设计要求设计的电路要求能自启动，有效状态为：0110—0011—1001—1100，并且显示仿真结果。
二、设计方案以及原理一．设计方案。
使用D触发器，先写出时钟方程，根据卡诺图得出状态方程，在根据状态方程得出驱动方程，根据驱动方程画出电路图，最后检验是否可以自启动和画出状态图。
二．设计原理。
1.时钟方程：CP0=CP1=CP2=CP3=CP;同步2.状态方程：因为有效状态为：0110—0011—1001—11000110→0011→1001→1100Q3的卡诺图QQ的卡诺图Q 的卡诺图Q 1 Q1 QQ3= Q 03.驱动方程：D 0= Q 1D 10D 2 = D 3= Q 4.电路图：5.状态表。
状态图：1000 0100 0010 1010 1011 1111 1101 0001↓↓↓↓↓↓↓↓0000——→0110——→0011——→1001——→1100←0101↑↑1110 0111所以该电路可以自启动。
三、电路图。
4位环形计数器四、环形计数器的定义和电路的功能1.定义环形计数器是由移位寄存器加上一定的反馈电路构成的，用移位寄存器构成环形计数器的一般框图，它是由一个移位寄存器和一个组合反馈逻辑电路闭环构成，反馈电路的输出接向移位寄存器的串行输入端，反馈电路的输入端根据移位寄存器计数器类型的不同，可接向移位寄存器的串行输出端或某些触发器的输出端。
2.四位环形计数器的功能。
实现了从0110→0011→1001→1100的效循环并且该电路可以自启动五、显示仿真结果。
0110→0011→1001→1100从上往下分别代表CP脉冲，Q0 , Q1, Q2, Q3.六、实验总结本次课程设计由于是个人独立选定课题，所以在此过程的开始时基本上所有人都在自己独立思考，本次课程设计让我弄懂了很多以前感觉模糊的东西，同时也带给我成功的喜悦感，增加了我的自信心，当我看到由我自己设计的东西由想法变成实物时，我的心里充满了成功的喜悦感。
《数字电子技术》黄瑞祥_第五章习题答案
第五章习题答案5-1分析题5-1图所示电路，画出时序图和状态图，起始状态Q0Q1Q2Q3=0001。
解时序图：CPQ0Q1Q2Q35-2分析题5-2图所示电路，画出电路的状态图。
解5-3 JK触发器组成5-3图所示电路。
分析该电路为几进制计数器，并画出电路的状态图。
该电路为五进制计数器5-4JK触发器促成如图5-4图所示的电路。
（1）分析该电路为几进制计数器，画出状态图。
= 1，电路为几进制计数器，画出其状态图。
（2）若令K3解：（1为7进制计数器5-5 试画出题5-5图（a）所示电路中B,C端的波形。
输入端A,CP波形如题5-5图(b)所示，触发器的起始状态为零。
1 5 6 123456789 10 11 12 13 14 15 16 17 18 19CPAQ0Q1BC5-6分析题5-6图所示电路，画出电路的状态图，说明电路能否自启动。
该电路能够自启动5-7 分析题5-7图所示电路，画出电路的状态图，说明电路能否自启动。
由状态图可见，电路图能够自启动5-8画出题5-8图所示电路的状态图和时序图，简要说明电路的基本功能。
解：状态图：功能分析：根据状态图可知：电路为三位格雷码发生器。
5-9 画出题5-9图所示的状态图和时序图。
解：状态图：时序图：5-10 如题5-10图所示，FF0为下降沿触发的JK触发器，FF1为上升沿触发的D触发器，试对应给定的RD ，CP,J,K的波形，画出Q,Q1的波形。
5-11图所示。
解：电路图：态图如题5-12图所示。
解：电路图如下：5-13 试用下降沿触发的边沿型JK触发器和与非门，设计一个按自然态序进行的七进制同步加法计数器。
解：电路图：5-14 试用上升沿触发的边沿型D触发器和与非门，设计一个按自然态序进行计数的十进制同步加法计数器。
解：电路图：5-15 试用JK触发器设计一个同步十进制计数器，要实现的状态图如题5-15图所示。
解：电路图如下：5-16 试设计一个具有如题5-16图所示功能的计数器电路，图中M为控制变量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。