6集成讲义触发器及其应用电路设计与计数译码显示电路
计数器及其译码显示电路设计
计数器及其译码显示电路设计一、引言计数器及其译码显示电路是数字电路中常见的模块，广泛应用于计数、测量、定时等领域。
本文将介绍计数器及其译码显示电路的设计原理和实现方法。
二、计数器的基本原理计数器是一种能够在一定范围内按照规定的步长进行累加或累减操作的电路。
常见的计数器有二进制计数器和十进制计数器两种。
1.二进制计数器二进制计数器是指能够在二进制数字系统中进行累加或累减操作的电路。
其基本原理是通过触发器来实现数据存储和状态转移，以达到累加或累减的目的。
常见的二进制计数器有同步计数器和异步计数器两种。
同步计数器是指所有触发器都在同一个时钟脉冲下进行状态转移，因此具有较高的稳定性和精度。
异步计数器则是指每个触发器都有自己独立的时钟输入，因此具有较高的速度和灵活性。
2.十进制计数器十进制计数器是指能够在十进制数字系统中进行累加或累减操作的电路。
其基本原理是通过将二进制计数器的输出信号转换为十进制数字系统中的数字，以达到实现十进制计数的目的。
常见的十进制计数器有BCD计数器和二进制-BCD码转换器两种。
三、译码显示电路的基本原理译码显示电路是一种能够将数字信号转换为对应的字符或图形信号进行显示的电路。
常见的译码显示电路有BCD-7段译码器和BCD-10段译码器两种。
1.BCD-7段译码器BCD-7段译码器是指能够将4位二进制代码转换为对应的7段LED数字管显示信号的电路。
其基本原理是通过查表法将4位二进制代码映射到对应的7段LED数字管上，以实现数字信号到字符信号的转换。
2.BCD-10段译码器BCD-10段译码器是指能够将4位二进制代码转换为对应的10个LED 灯管显示信号的电路。
其基本原理与BCD-7段译码器相似，不同之处在于需要额外添加3个LED灯管用于表示“.”、“-”和“+”等符号。
四、计数器及其译码显示电路设计实例下面以一个4位同步二进制计数器及其对应的BCD-7段译码器为例，介绍其设计过程。
电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
计数、译码、显示电路
（3）12 归 1 计数器设计
【由 74LS290 构成】 思路： 先构造 12 进制计数器，再由七段显示器对应显示 1~12 。
态序
0 1 2 3 4 5 6 7 8 9 10 11
输入
输出
EDCBA
EO
DO
CO
BO
AO
00000
0
0
0
0
1
00001
0
0
0
1
0
00010
0
0
0
1
1
00011
0
0
1
0
CP
0
↑1↑1↑ Nhomakorabea1
↑
1
↑
输入
输出
EP
ET
D3
D2
D1
D0
Q3
Q2
Q1
Q0
x
x
x
x
x
x
x
0
0
0
0
0
x
x
DC
B
A DCB
A
1
0
x
x
x
x
x
Q3
Q2
Q1
Q0
1
x
0
x
x
x
x
Q3
Q2
Q1
Q0
1
1
1
x
x
x
x
状态码加 1
（3）七段译码器 74LS48 功能表 特点: 灯测试 LT： 低有效，显示 8 消隐输入 BI： 低有效，不显示 锁 存 LE： 高有效，LE=1 锁存，显示数字不变。
B2
B1
B
B=AB1+
电子线路实验-数电-2019
B4 B3 B2 B1
0101
C0
C4
0
数码 显示
结果转换为 十进制数
0010 0110 1 1010 1101 0
a
f
g
b
e
c
d
a b c def g
74L S248
LT BI /RBO
RBI
1
F4
F3
F2
F1
C4 7 4 L S 2 8 3
C0
B 4B 3B 2B 1
A 4A 3A 2A 1
D0D D 10 D21 D30 D4D D50 D61 D7D
三、集成触发器
实验目的
1. 熟悉常用触发器的基本结构及其逻辑功能。 2. 能用触发器设计基本的时序逻辑电路。
实验所用仪器、设备
• 万用表 • 直流稳压电源 • 函数信号发生器 • 双踪示波器 • 数字电路实验板
实验说明
2．用3-8译码器实现函数：F1 m(1,4,6) F2 m(1,2,4,5,6,7)
3．用8选1数据选择器74LS151实现函数
F ( A ,B , C ,D ) m ( 0 , 4 , 5 , 8 , 1 2 , 1 3 , 1 4 )
• （二）扩展命题 3.用3-8译码器74LS138和门电路设计一个数字显 示报警电路。 要求：
Y
16
2
1
0
74LS148
VCC
ST
8
II I
7
6
5
II
4
3
I 2
I 1
I 0
K 1
K KKKK KK
2
3
4
5
6
7
计数、译码和显示电路
实验计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表所示。
表3.11.2：。
2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。
LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C 、D 为BCD 码输入，a~g 为七段译码。
CD4511的逻辑功能如表所示。
LED 数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所示。
图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6(2).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“V oltage”栏改成“10”V，再点击下方“确定”按钮退出。
16课时--数电实验讲义(2015-7-2)(1)课案
TPE-D型系列数字电路实验箱数字电子技术实验指导书信息学院2015 年7 月目录第一部分基础实验实验一门电路逻辑功能测试┄┄┄┄┄┄┄┄┄┄┄┄┄ 1 实验二组合逻辑电路（逻辑运算及全加器）┄┄┄┄┄┄┄5 实验三交通灯报警电路(M u l t i s i m)┄┄┄┄┄┄┄┄┄┄┄┄┄8 实验四组合逻辑功能器件的应用┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄9 实验五集成触发器的逻辑功能测试┈┈┈┄┄┈┈┈┈┈12 实验六计数、译码、显示综合实验┄┄┄┄┄┈┈┈┈┈┈┄15 实验七555时基电路的应用┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄17 实验八D/A、A/D转换器┄┄┄┄┄┄┄┄┄┄┄┄┄┄22第二部分设计性实验题目1编码译码显示电路的设计┄┄┄┄┄┄┄┄┄┄┄┄┄27 题目2奇/偶校验电路的设计┄┄┄┄┄┄┄┄┄┄┄┄┄┄27 题目3巡回检测电路┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄27 题目4声控开关的设计与制作┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄28 题目5篮球竞赛24秒定时电路┄┄┄┄┄┄┄┄┄┄┄┄┄28 题目6电子密码锁┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄28 题目7简易频率计的设计┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄28 题目8多功能数字钟┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄29附录一设计性实验报告格式┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄30 附录二本讲义所用集成块管脚排列图及部分真值┄┄┄┄┄┄┄┄┄┄┄31数字电路实验注意事项1．每次实验前，必须预习，并自行设计实验原始记录表格，提交预习报告。
2．每次实验完毕，须做好实验原始记录；关闭所有仪器的电源，关闭电源插座板上的开关；整理实验台，并在学生实验记录本上签名，并记录仪器使用情况。
该项工作作为部分成绩记入实验总成绩。
最后，经老师同意方可离开实验室。
3．做好实验总结报告，准时在下次实验时提交。
4．拨插芯片请使用专用工具，在把芯片插入插座之前，请用镊子将芯片管脚修理整齐，拨芯片须使用起拨器。
2020—2021学年非毕业班集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案(试卷A)
院系： 专业班级： 学号： 姓名： 座位号：XXX 大学2020—2021学年非毕业班集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案（试卷A ）题 号 一 二 三 四 五 总分 评卷人 分 值 20 20 10 20 30 100得 分得 分一、 选择题;（每小题2分，共20分）。
1、将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。
A 、采样；B 、量化；C 、保持；D 、编码；2、8个输入端的编码器按二进制数编码时，输出端的个数是教研室主任审核(签名)： 教学主任(签名)：课程代码： 适用班级：命题教师：任课教师：院系： 专业班级： 学号： 姓名： 座位号：（ ）。
A 、2个；B 、3个；C 、4个；D 、8个；3、下列电路中，不属于组合逻辑电路的是（ ）。
A 、译码器；B 、全加器；C 、寄存器；D 、编码器；4、CMOS 数字集成电路与TTL 数字集成电路相比突出的优点是（ ）。
A 、微功耗；B 、高速度；C 、高抗干扰能力；D 、电源范围宽；5、指出下列各式中哪个是四变量A 、B 、C 、D 的最大项（ ）。
A 、ABC ；B 、A+B+C+D ；C 、D ABC ； D 、B AC ；6、同步时序电路和异步时序电路比较，其差异在于后者（ ）。
院系： 专业班级： 学号： 姓名： 座位号：A 、没有触发器；B 、没有统一的时钟脉冲控制；C 、没有稳定状态；D 、输出只与内部状态有关；7、两片74LS290芯片扩展而成的计数器，最大模数是（ ）。
A 、80；B 、20；C 、54；D 、100；8、由与非门组成的基本RS 触发器不允许输入的变量组合S 、R 为（ ）。
A 、1==S R ； B 、10==S R 、； C 、01==S R 、；D 、==S R ；9、逻辑函数的表示方法中具有唯一性的是（ ）。
A 、真值表；B 、表达式；C 、表达式；D 、卡诺图；10、将TTL 与非门作非门使用，则多余输入端应做的处理是（ ）。
数字电路 实验 计数器及其应用 实验报告
实验六计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握同步计数的逻辑功能、测试方法及功能扩展方法3．掌握构成任意进制计数器的方法二、实验设备和器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．译码显示器8．CC4013×2（74LS74）CC40192×3（74LS192）CC4011（74LS00）CC4012（74LS20）三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
计数器计数时所经历的独立状态总数为计数器的模（M）。
计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。
按计数脉冲输入方式不同，可分为同步计数和异步计数。
按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。
1．用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。
若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2．中规模十进制计数器、十六进制计数器（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421码十进制加法计数。
执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D 输入，表6-2为8421码十进制加、减计数器的状态转换表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
所谓同步计数，就是所有输出端的都以输入 计数脉冲作为时钟脉冲，应发生状态翻转时， 应变化的输出端同时发生变化。
②初态与次态，这都是以器件的输出情况来说的，在输入 信号发生变化前，其输出状态定义为初始态，简称初态； 输入信号发生变化后，其输出状态定义为次生态，简称 次态。初态与次态是一个相对的概念。
③分频，将器件输出信号的频率f，与时钟信号的频率fcp 进行比较，当时，就说该器件或电路实现了对时钟信号 的N分频，常见的分频有二分频、三分频、四分频等。 各分频电路可以进行一定的串联，这样就可以实现需要 的多分频电路。
用下，Q3=D3，Q2=D2，Q1=D1，Q0=D0。 （3）计数：当使能端CTP=CTT=1且CR=LD=1时，
在CP上升沿到来的时，计数器计数。 （4）锁存：当使能端CTP=0或CTT=0时，计数器暂
停计数。
74LS161的逻辑功能
4位二进制同步加计数器
进位
置数
16 15 14 13 12 11 10 9 VDD CO Q0 Q1 Q2 Q3 CTT LD
精品
6集成触发器及其 应用电路设计与计 数译码显示电路
一、实验目的
1、了解各类型触发器的基本工作原理和逻辑功能。 2、掌握JK触发器、D触发器之间相互转换的方法，以
及JK触发器构成简单时序逻辑电路的方法。 3、理解二分频、四分频等概念，掌握用双踪示波器测
量多个波形的方法。 4、掌握中规模集成计数器CC40161（或74LS161）
根据实际的逻辑问题进行逻辑抽象，建立原 始状态图和原始状态表。
进行化简，消除等价状态，确定最简的状态 个数。
进行状态分配，就是对每个状态指定一个特 定的二进制代码。
选择触发器的类型。 化简列出方程。 画出逻辑图，并检查自启能力。
流程图
三、计数、译码、显示电路实验原理
计数、译码、显示电路是数字电路中应用很 广泛的一种电路。通常，这种电路是由中规模 标准模块功能电路计数器、译码器和显示电路 组成。
的逻辑功能。 5、掌握几种译码器和共阴极七段数码管的逻辑功能和
使用方法。 6、学习利用几种集成电路设计某进制显示电路的方法。
二、集成触发器实验原理
触发器是一种具有记忆功能、能够存放数字信息的 电，是构成时序逻辑电路的基本部件
触发器具有二个稳定的状态：0 状态和 1状态 在外加信号作用下，触发器的状态可以转换， 信
Qn+1= 1.Qn + 0 .Qn
Q
Q
J=1; K=1
C1
1J
1
1K
CP
4、JK —— RS
Qn+1= JQn + KQn Qn+1= S + R.Qn
RS
Qn
00
0
Qn+1= S.Qn + R .Qn
1 1
SQn
01 11 10 1×
1×
Q
Q
RQn
S
C1
1J
1K
J=S; K=R
R CP S
用JK触发器设计简单时序逻辑电路的一般步骤
对于D触发器，其状态方程为Qn+1＝Dn，
其输出状态的更新发生在CP脉冲的上升沿，故又称为上升
沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端
的状态，D触发器的应用很广，可用作数字信号的寄存，移位
寄存，分频和波形发生等。有很多种型号可供各种用途的需要
而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。
异步计数，就是有的输出端的以输入计数脉 冲作为时钟脉冲，而有的则以其它输出端的 状态来作为时钟脉冲，这样就可实现不同时 发生状态的变化。
四位二进制同步计数器74LS161
其功能： （1）异步清零：当CR=0时，无论有无CP，计数器
的输出Q0~Q3立即为0。 （2）同步预置:当LD=0时，在时钟脉冲上升沿的作
触发器的逻辑功能
对于JK触发器，状态方程为 Qn1JQnKQn 。
J和K是数据输入端，是触发器状态更新的依据，若J、K有
两个或两个以上输入端时，组成“与”的关系。与为两个互补
输出端。通常把＝0、＝1的状态定为触发器“0”状态；而把＝
1、＝0定为“1”状态。JK触发器常被用作缓冲存储器，移位寄
存器和计数器。
CC4027简介
Q
双上升沿J－K触发器CC4027引脚图
输入
输出
S
R
CP
J
K
Qn＋1
1
0
×
×
×
1
0
1
×
×
×
0
1
1
×
×
×
φ
0
0
↑
0
0
Qn
0
0
↑
1Q
0
1
0
0
↑
0
1
0
0
0
↑
1
1
n
0
0
↓
×
×
Qn
CC4027是由CMOS传输门构成的边沿型JK 触发器，它是上升沿触发的双JK触发器。
CMOS触发器的直接置位S和复位输入端R 是高电平有效，当S＝1（或R＝1）时，触 发器将不受其它输入端所处状态的影响，使 触发器直接接置1（或置0）。但直接置位、 复位输入端S和R必须遵守RS＝0的约束条 件。CMOS触发器在按逻辑功能工作时，S 和R必须均置0。
号作用前的状态称为现态（或者初态），用Qn表 示。信号作用后的状态称为次态，用Qn+1表示 触发器按其功能分可分为：R-S 触发器、J-K 触发 器、D 触发器、T 触发器和 T’ 触发器等
几个基本概念：
①触发形式分为电平触发和边沿触发，所谓电平触发，即 电平变为某一要求的状态时，输出状态发生变化；所谓 边沿触发，即电平由一种状态向另一种状态发生变化的 瞬间，输出状态发生变化。
Qn+1= D
（ 待求FF 的特性方程）
Qn+1= D（Qn + Qn） Qn+1= D.Qn + D.Qn
J = D ; K = D （已有 FF 输入端的驱动方程）
Q
Q
C1
1J
D
1
1K CP
3、JK —— T′
Qn+1= JQn + KQn （已有 FF 的特性方程）
Qn+1=ຫໍສະໝຸດ Qn（ 待求FF 的特性方程）
JK 触发器转换到其他类型触发器的方法 1、JK —— T
Qn+1= JQn + KQn （已有 FF 的特性方程）
Qn+1= T⊕Qn （ 待求FF 的特性方程） Qn+1= T.Qn + T.Qn
J=T; K=T
Q
Q
C1
1J
1K
CP
T
2、JK —— D
Qn+1= JQn + KQn （已有 FF 的特性方程）