太原理工大学EDA实验报告1-1位全加器

太原理工大学EDA实验报告1-1位全加器

太原理工大学Eda实验报告1-1位全加器

实验报告

课程名称：Eda技术与FPGa应用设计

课设题目：

1位全加器

实验地点：信息学院楼cPLd实验室

专业班级：

学号：

学生姓名：

指导教师：张文爱

20XX年4月1日

实验一1位全加器

一、实验目的

1．熟悉ispdesignEXPERTSystem、Quartusii的原理图设计流程的全过程。

2．学习简单组合电路的设计方法、输入步骤。

3．学习层次化设计步骤。

4．学习Eda设计的仿真和硬件测试方法。

二、实验原理

1．位全加器可以用两个半加器及一个或门连接而成。

图1.半加器原理图

图2.全加器原理图

三、实验任务

1．用原理图输入方法设计半加器电路。

2．建立顶层原理图电路。

3．对全加器电路进行引脚锁定、硬件测试。

四、实验内容

1.用原理图输入方法设计半加器电路

图3.半加器电路图

2.半加器经封装后作为一个元件为全加器电路使用，调用半加器设计全加器：

图4.全加器电路图

五、实验结果

六、实验感想

通过本次试验我熟悉了ispdesignEXPERTSystem、Quartusii的原理图设计流程的全过程。学习了简单组合电路的设计方法、输入步骤以及Eda设计的仿真和硬件测试方法。学会了使用FPGa设计的顶层设计的简单实验，通过设计半加器完成全加器的设计。对所学的知识得到很好的实践和检验。

()