模电与数电15、时序逻辑电路
数电基础：时序逻辑电路
数电基础：时序逻辑电路虽然每个数字电路系统可能包含有，但是在实际应⽤中绝⼤多数的系统还包括，我们将这样的系统描述为时序电路。
时序电路是由最基本的加上反馈逻辑回路（输出到输⼊）或器件组合⽽成的电路，与最本质的区别在于时序电路具有记忆功能。
1. 简介是数字逻辑电路的重要组成部分,时序逻辑电路⼜称,主要由 存储电路 和 组合逻辑电路 两部分组成。
它和我们熟悉的其他电路不同,其在任何⼀个时刻的输出状态由当时的输⼊信号和电路原来的状态共同决定,⽽它的状态主要是由存储电路来记忆和表⽰的。
同时时序逻辑电路在结构以及功能上的特殊性,相较其他种类的数字逻辑电路⽽⾔,往往具有难度⼤、电路复杂并且应⽤范围⼴的特点 。
在数字电路通常分为和时序逻辑电路两⼤类，组合逻辑电路的特点是输⼊的变化直接反映了输出的变化，其输出的状态仅取决于输⼊的当前的状态，与输⼊、输出的原始状态⽆关，⽽是⼀种输出不仅与当前的输⼊有关，⽽且与其输出状态的原始状态有关，其相当于在组合逻辑的输⼊端加上了⼀个反馈输⼊，在其电路中有⼀个存储电路，其可以将输出的状态保持住，我们可以⽤下图的框图来描述时序电路的构成。
从上⾯的图上可以看出，其输出是输⼊及输出前⼀个时刻的状态的函数，这时就⽆法⽤组合逻辑电路的函数表达式的⽅法来表⽰其输出函数表达式了，在这⾥引⼊了现态（Present state)和次态（Next State)的概念,当现态表⽰现在的状态（通常⽤Qn来表⽰），⽽次态表⽰输⼊发⽣变化后其输出的状态 （通常⽤Qn+1表⽰），那么输⼊变化后的输出状态表⽰为Qn+1=f(X,Qn)，其中：X为输⼊变量。
组合电路和存储元件互联后组成了时序电路。
存储元件是能够存储信息的电路。
存储元件在某⼀时刻存储的⼆进制信息定义为该时刻存储元件的状态。
时序电路通过其输⼊端从周围接受⼆进制信息。
时序电路的输⼊以及存储元件的当前状态共同决定了时序电路输出的⼆进制数据，同时它们也确定了存储元件的下⼀个状态。
《数字电子技术基础》——时序逻辑电路
第5章时序逻辑电路学习要点5.1 概述数字电子技术的两个重要组成部分：所以时序逻辑电路必须含有具有记忆能力的存储元件，最常用的存储元件是触发器。
在时序逻辑电路中既包含输出信号只取决于输入信号的门电路部分，又包含能实现存储功能的触发器部分。
&Q 时序逻辑电路示意图按照时序逻辑电路中触发器触发方式的不同，时序逻辑电路可以分为:同步时序逻辑电路&Q1Q该电路位为同步时序逻辑电路常用的时序逻辑电路描述方法有方程式、状态表、状态图和时序图。
例时序逻辑电路的输出逻辑表达式。
各触发器输入端的逻辑表达式。
&Q 1Q Q X1K Q==--将驱动方程代入相应触发器的特性方程中，所得到的该触发器的次态方程。
时序逻辑电路状态表00/0000/Z X 1n Q 10n Q +11n Q+0n Q--描述触发器的动态行为，显示了触发器如何根据当前所处的状态对不同的情况做出反应。
当X=1时，“00”、“01”、“10”、“11”这四个状态构成一个循环，称为“主循环”或如果每个无效状态在若干个时钟作用后都能够转入有效状态，进入“有效循环”，那么，称这个电路具有自启动能力；否则电路就不具有自启动能力。
器，并且不具有自启动能力。
--描述在时钟源CP作用下时序逻辑电路的状态及输出随输入和时间变化的波形，通常指有效循环的波形图。
作用下，各个触发器状态的变化情况。
5.2 时序逻辑电路的分析电路图同步时序逻辑5.2.2 同步时序逻辑电路分析举例例1 分析图示电路实现的逻辑功能。
各触发器初始状态为0。
Q 0Q 1Q 1Q 即各触发器的输入逻辑表达式：n Q Q 01=）输出方程：n QZ 0=（3）把驱动方程代入D 触发器的特征方程得状态方程：1n Q D +=10n n QQ+=n n n n n QQ Q Q Q10111+=+信号的作下，各触发可以看到，电路在时钟脉冲的作用下，每经过4个CP，电路状态循环一次，并且按照“11”、“10”、“01”、“00”降序排列。
电工电子技术-时序逻辑电路的分析
最后还要检查一下得到的状态转换表是否包含Q1的组合状态共有8种，而根 据上述计算过程列出的状态转换表中缺少Q3Q2Q1=111这一状态， 将此状态代入状态方程和输出方程得
QQ32nn11
0 0
Q1n1 0
Y 1
将这一计算结果补充到表中后得完整的状态转换表。
【例15-3】试列出例15-2所示电路的状态转换表。
【解】由图可见，该电路无输入逻辑变量（注意：不要
把CP当作输入逻辑变量，因为它只是控制触发器状态转换的
操作信号），所以电路的次态和输出只取决于电路的初态。
设电路的初态为Q3Q2Q1=000，代入电路状态方程和输出方程
得
QQ32
n1 n1
0 0
Q1n1 1
（3）根据逻辑图写出输出方程为：
Y Q2Q3
2．描述时序电路状态转换全部过程的方法
（1）状态转换表 将任何一组输入变量及电路初态的取值代入状态方程和
输出方程，即可得出电路的次态和初态下的输出值；以得到 的次态作为新的初态，和这时的输入变量取值一起再代入状 态方程和输出方程进行计算，又得到一组新的次态和输出值。 如此继续下去，将所有的计算结果列成真值表的形式，即可 得到状态转换表。
时还进一步将状态转换表的内容表示成状态转换图的形式。 下图为图例15-2所示电路的状态转换图。在状态转换图
中以圆圈表示电路的各个状态，以箭头表示状态转换的方向。 同时，在箭头旁注明状态转换前的输入变量取值和输出值。 通常将输入变量取值写在斜线以上（无输入变量时无需标 注），输出值写在斜线以下。
Y Q2Q3
74LS161的功能表如下表所示：
【解】（1）由给定逻辑图写出电路的驱动方程为：
J J
1 2
数字电子技术之时序逻辑电路介绍课件
时序逻辑电路的特点
STEP1
STEP2
STEP3
STEP4
存储功能：能够存储 输入信号的状态，并 在一定条件下输出相 应的信号
反馈机制：通过反馈 机制实现对输入信号 的响应和输出信号的 控制
定时功能：能够实现 对输入信号的定时控 制，并在一定条件下 输出相应的信号
设计思路：使用D 触发器构成计数器， 每个D触发器输出 连接到下一个D触 发器的输入
设计步骤：
确定触发器的个数 和类型
设计触发器的连接 方式
编写触发器的逻辑 方程
设计电路的仿真和 测试
设计结果：实现一 个4位二进制计数器， 能够正常计数并输 出正确的计数值
谢谢
设计原则
01
正确性：保证 电路的功能正 确，满足设计 要求
02
简洁性：尽量 减少电路的复 杂度，降低成 本
03
可靠性：保证 电路在各种情 况下都能正常 工作
04
灵活性：便于 修改和扩展， 适应不同的需 求
05
性能优化：提 高电路的速度、 功耗和面积等 性能指标
设计实例
设计要求：实现一 个4位二进制计数 器
04
状态图分析步骤：绘制状态图、分析状态转换、确定输出信号
05
状态图分析优点：直观、易于理解和分析复杂电路
状态表分析法
状态表：描 述时序逻辑 电路状态的 表格
状态转换： 状态表列出 了电路在各 种输入条件 下的状态转 换关系
状态方程： 描述状态转 换关系的数 学方程
状态图：用 图形方式表 示状态转换 关系的方法
组合逻辑电路与时序 逻辑电路的区别：组 合逻辑电路只对当前 的输入信号进行响应， 而时序逻辑电路对过 去的输入信号和当前 的输入信号进行响应。
数字电子技术基础第五章时序逻辑电路PPT课件
减小功耗
优化电路结构，降低电路的 功耗，减少能源浪费。
提高可靠性
通过优化设计，提高电路的 可靠性和稳定性，降低故障 发生的概率。
提高性能
优化电路结构，提高电路的 响应速度和性能，满足设计 要求。
05 时序逻辑电路的实现技术
基于中小规模集成电路的时序逻辑电路实现技术
概述
中小规模集成电路是将多个晶体管集成在一块芯片上，实现时序逻辑功能。
冒险现象
由于竞争现象的存在，时序逻辑电路 的输出可能会产生短暂的不确定状态， 这种现象称为冒险现象。
04 时序逻辑电路的设计方法
同步时序逻辑电路的设计方法
建立原始状态图
根据设计要求，确定系统的输入和输出变量，并使用状 态图表示系统的状态转换关系。
逻辑方程组
根据状态图和状态编码，列出逻辑方程组，包括状态转 移方程、输出方程和时钟方程。
分类
根据触发器的不同，时序逻辑电 路可分为同步时序电路和异步时 序电路；根据电路结构，可分为 摩尔型和米立型。
时序逻辑电路的功能与特点
功能
实现数据的存储、记忆、计数、分频 等功能。
特点
具有记忆功能、输出状态不仅与当前 输入有关还与之前状态有关、具有时 钟信号控制等。
时序逻辑电路的应用场景
01
02
数字电子技术基础第五章时序逻辑 电路ppt课件
目 录
• 时序逻辑电路概述 • 时序逻辑电路的基本电路的实现技术 • 时序逻辑电路的应用实例
01 时序逻辑电路概述
时序逻辑电路的定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与之前的输入状态 有关。
03
数字钟
利用时序逻辑电路实现时 间的计数和显示。
电子技术与数字电路课件第9章时序逻辑电路
图9.14 状态图
与图9.14(d)所示的状态图相对应的状态表如表9-15所示。 通过观察即可看出，该状态表已经是最简化状态表。
这些变量之间的关系可用逻辑关系式表示为：
Zi = gi (x1, … , xn ; y1 , … , yr )，i = 1, … , m Yi = hi (x1, … , xn ; y1 , … , yr )， i = 1, … , r
(9-1) (9-2)
把(9-1)式称作输出函数，(9-2)式称作控制函数或激励函数。 时序电路中的存储电路可以是第8章中介绍过的各类触发 器，也可以是其他类型的存储器件。
图9.2 时序电路的状态图
2. 状态表
状态表也叫状态转换表，它是用表格的形式来描述时序电 路。在这种表示中，时序电路的全部输入列在表的顶部， 表的左边列出现态，表的内部列出次态和输出。状态表的 一般列法如表9-1所示。
表9-1 时序电路的状态表
输出
x
输入
y
Y/Z
次态/输出
表9-1所示的状态表的读法是：处在现态y的时序电路，当 输入为x时，该电路将进入输出为Z的次态Y。
由上面的分析可知，检测电路要判断是否连续输入三个1， 至少应将输入的前两位二进制数码“记忆”下来。
前两位二制数码形成四种不同的状态组合，即00，01，10， 11，我们用A，B，C，D分别代表这四种状态组合。如果 采用两位具有左移功能的存储器件来“记忆”输入的历史 情况，则电路的状态转移情况及相应的输出应该是：
数字电路与逻辑电路-- 时序逻辑电路
路的触发器来记忆和表征的。
时序逻辑电路的分析
1 时序逻辑电路分析的一般步骤
(3) 列状态表、画状态图
把电路的输入和现态的各种可能取值组合代入状态方程和
输出方程式进行计算，求出相应的次态和输出，填入状态表中。 注意： ①状态方程有效的时钟条件 ②电路的现态也就是组成该电路的各个触发器的现态的组合
时序逻辑电路的分析
×
1001
×
0000
× ×
× ×
时序逻辑电路的设计
(3) 求状态方程、输出方程、检查能否自启动
①状态方程
00 00 01 11 10
01
11
10
1 × 1 × × × × ×
时序逻辑电路的设计
(3) 求状态方程、输出方程、检查能否自启动
①状态方程
00 00 01 11 10 01 11 10
1 × 1 × × × × ×
时钟触发沿 状态表 状态图 时序图
时序逻辑电路的分析
1 时序逻辑电路分析的一般步骤
(1) 写方程式
①时钟方程 各个触发器时钟信号的逻辑表达式
②输出方程 时序电路各个输出信号的逻辑表达式
③驱动方程 各个触发器同步输入端信号的逻辑表达式
时序逻辑电路的分析
1 时序逻辑电路分析的一般步骤
(2) 求状态方程 把驱动方程代入相应触发器的特性方程，即可求出电路系 统的状态方程。因为任何时序电路的状态都是由组成该时序电
(3) 求状态方程、输出方程、检查能否自启动
③检查自启动
011 1/01 100 1/01 0/00 110 111 1/00 101 1/01 000 0/10 1/11
时序逻辑电路的设计
(4) 求驱动方程
数字电子技术第五章 时序逻辑电路ppt课件
2. 集成同步二进制计数器
常用的集成同步二进制加计数器有74LS161、 74LS163等。74LS161的实物图、引脚排列和逻辑 符号如图5.4所示。
ቤተ መጻሕፍቲ ባይዱ
（a） 实物图
（b） 引脚排列
（c） 逻辑符号
图5.4 集成同步二进制计数器74LS161
74、L1S01脚61C的T1T6是个计引数脚器中的：工1脚作状为态异控步制清端C R零；端，9脚 是置数控制端，L D7脚CTP
（a） 实物图
（b〕引脚排列
（c） 逻辑符号
图5.7 集成同步十进制可逆计数器74LS192
74LS192的功能表如表5.7所示。
表5.7
74LS192的功能表
输入
输出
CR L D
C PU C PD D 3 D 2
D1 D 0
Q3
Q2
Q1
Q0
1 ××××××× 0 0 0 0
0
0
××
d3
d2
d1
d0
1
出
说明
清零 置9 二进制计数
五进制计数
8421码十进制 计数
5421码十进制 计数
由表5.6可知，74LS90具有如下功能。
① 2脚R0A、3脚R0B接高电平“1〞时，计数器被清零，高电 平电压最小值为2V。正常使用时，两个引脚中至少有1个 应接低电平“0”，低电平电压最大值为0.8V。
② 6脚S9A、7脚S9B接高电平“1〞时，计数器置数为9。正常 计数时，两个引脚中至少有1个应接低电平“0”。
d3
d2
d1
d0
0 1 1 1 ××××
保持
0 1 ↑ 1 ××××
加计数
时序电路和逻辑电路
时序电路和逻辑电路时序电路和逻辑电路是数字电路中两个重要的概念。
它们在数字系统中起着至关重要的作用，用于处理和控制数字信号的传输和处理。
本文将介绍时序电路和逻辑电路的基本概念、特点和应用。
一、时序电路时序电路是指根据时钟信号来控制电路的工作状态和输出的电路。
时序电路中的各个组件按照时钟信号的脉冲来进行同步操作，从而实现对数据的处理和控制。
时序电路的关键是时钟信号的稳定性和精确性，它决定了电路的工作速度和可靠性。
时序电路一般由触发器、计数器、锁存器等组成。
触发器是最基本的时序电路元件，它能够根据时钟信号的触发来改变其输出状态。
计数器可以对时钟信号进行计数，实现对计数值的控制和输出。
锁存器可以将输入数据保存在内部，直到时钟信号到来时才将数据输出。
时序电路在数字系统中有着广泛的应用。
例如，计算机中的时序电路用于控制指令的执行和数据的读写，以及各种外设的访问和控制。
时序电路还可以用于数字通信系统中的时分多路复用和解调等。
此外，时序电路还常用于各种测量和控制系统中，如自动化生产线和机器人控制系统等。
二、逻辑电路逻辑电路是指根据输入信号的逻辑关系来进行逻辑运算和转换的电路。
逻辑电路中的逻辑门是最基本的逻辑元件，它可以实现逻辑运算的功能，如与门、或门、非门等。
逻辑电路还可以通过多个逻辑门的组合来实现复杂的逻辑运算，如加法器、减法器、多路选择器等。
逻辑电路的输入和输出信号只有两个取值，通常表示为0和1。
0表示低电平或逻辑假，1表示高电平或逻辑真。
逻辑电路根据输入信号的取值进行逻辑运算，然后将结果输出。
逻辑电路的基本特点是具有确定的逻辑关系和固定的逻辑功能。
逻辑电路在数字系统中有着广泛的应用。
例如，计算机中的逻辑电路用于实现算术运算、逻辑运算和控制运算等。
逻辑电路还可以用于数字信号处理系统中的滤波、编码和解码等。
此外，逻辑电路还常用于各种数字显示和计数器等。
三、时序电路与逻辑电路的关系时序电路和逻辑电路在数字系统中密切相关，二者相互依赖、相互作用。
数电时序逻辑电路
3.1 概述
时序逻辑电路 工作特征: 工作特征 任意时刻的输出状态不仅与该当前的输入信 号有关，而且与此前电路的状态有关 与此前电路的状态有关。 号有关，而且与此前电路的状态有关。 结构特征: 结构特征 由组合逻辑电路和存储电路组成,电路中存在 由组合逻辑电路和存储电路组成 电路中存在 存储电路组成 反馈。 反馈。 锁存器和触发器是构成时序逻辑电路的基本 锁存器和触发器是构成时序逻辑电路的基本 逻辑单元 。
运用基本SR锁存器消除机械开关触点抖动 【例】运用基本 锁存器消除机械开关触点抖动 引起的脉冲输出。 引起的脉冲输出。
+5V R vO vO +5V t0 t1 t
t0 t1
3.2.4 消抖动电路
+5V 100k S A S B 100k +5V R ≥ 1 74H C T0 2 ≥ Q
R S
1 1 1 0 0
74192计数器 4. 74192计数器
◆ CPU为加计数时钟输入 端，CPD为减计数时钟输 入端。 入端。 ◆ 为预置输入控制端， 为预置输入控制端，
MR
其功能表如下： 其功能表如下：
异步预置。 异步预置。 为复位输入端， ◆ MR为复位输入端，高 为复位输入端 电平有效，异步清除。 电平有效，异步清除。 为进位输出： ◆ TCU为进位输出：1001 状态后负脉冲输出， 状态后负脉冲输出， 为借位输出： ◆ TCD为借位输出：0000 状态后负脉冲输出。 状态后负脉冲输出。
3.3.1 集成计数器
4. 74192计数器模块 计数器模块 74LS192是同步十进制可逆计数器，它具 是同步十进制可逆计数器， 是同步十进制可逆计数器 有双时钟输入，并具有清除和置数等功能， 有双时钟输入，并具有清除和置数等功能， 其引脚排列及逻辑符号如下所示： 其引脚排列及逻辑符号如下所示：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5.2.1 数码寄存器
Q3
&
Q
Q2
& &
Q1
&
Q
Q0 取数 脉冲
Q
Q D
Q D
Q
Q D
Q D
CLR A3
A2
A1
A0
接收 脉冲 ( CP )
四位数码寄存器
（5-5）
正边沿 触发
VCC 8Q 8D 7D 7Q 6Q 6D 5D 5Q 时钟
20 19 18 17 16 15 14 13 12 11
下状态 , , , K0 = Q 2 Q1 Q0
1
1 1 1 1 1
0 0 0 1 0
0 1 1 0 0
1 0 1 0 0
所分析的电路为异步五进制加法计数器。
（5-26）
3. 还可以用波形图显示状态转换表( 略 ) 4. 检验其能否自动启动 ？ 另有三种状态111、110、101不在计数循环内， 如果这些状态经若干个时钟脉冲能够进入计数循 环，称为能够自行启动。
例：三位二进制同步加法计数器。
Q2 J2 Q2 K 2
&
Q1 J1 Q1 K1
Q0 J0 Q0 K0
CP 计数脉冲
三位二进制同步加法计数器
（5-21）
Q2 J2
&
Q1 J1 Q1 K1
Q0 J0 Q0 K0
Q2 K 2
CP 计数脉冲
三位二进制同步加法计数器
分析步骤: 1. 先列写控制端的逻辑表达式： J2 = K2 = Q1Q0 J1 = K1 = Q0
四位并入 - 串出的左移寄存器
初始状态： 设A3A2A1A0 ＝ 1011 在存数脉冲作用下， Q3Q2Q1Q0 ＝ 1011 。
（5-9）
串行 输出
Q3 D Q
Q2 D Q
Q1 D
Q
Q0 D Q
0
CP
D0 ＝ 0 D1 ＝ Q0
设初态 Q3Q2Q1Q0 ＝ 1011
Q3Q2Q1Q0 D3D2D1D0
（5-14）
3.工作效果
在电路中，“右移输入”端接 ＋5V。
CP
寄存器各输出端状态 QA1QB1QC1QD1QA2QB2QC2 QD2 寄存器工作方式
0 D0 D1 D2 D3 D4 D5 D6 并行输入 ( S1S0=11)
1 1 1 1 1 1
0 1 1 1 1 1
D0 D1 D2 D3 D4 0 D0 D1 D2 D3 1 0 D0 D1 D2 1 1 0 D0 D1 1 1 1 0 D0 1 1 1 1 0
D3 ＝ Q2 用波形图表示如下：
移位 脉冲
D2 ＝ Q1
1011 0110 1100 1000 0000 0000
0110 1100 1000 0000 0000 0000
CP Q0 1 Q1 1 Q2 0 Q3 1
0
1 1 0
0 0 1 1
0 0 0 1
0 0 0 0
0 0 0 0
（5-10）
四位串入 - 串出的左移寄存器：
& +5V G2 &
启动 脉冲
G1
串行输出 S0 QA1QB1QC1QD1 S1 74LS194 (1) CP1 R1 A1 B1 C1 D1
S0 QA2QB2QC2QD2 S1 74LS194 (2) CP2 R2 A2 B2 C2 D2
CP
移位 脉冲
+5V
D0 D1 D2
D3 D4 D5 D6
并行输入
按工作方式分：Байду номын сангаас步计数器和异步计数器。
按功能分：加法计数器、减法计数器和可逆计数器。 按计数器的计数容量(或称模数)来分：各种不同的 计数器，如二进制计数器、十进制计数器、二－十 进制计数器等等。
（5-17）
计数器的研究内容
电路由触发器构成 电路由集成组件构成
用触发器实现 用集成组件实现
计数器 的分析
7 4 L S 3 7 4
1 2 3 4 5 6 7 8 9 10
输出 1Q 1D 2D 2Q 3Q 3D 4D 4Q GND 控制 低电平 有效
八D寄存器 ：三态输出 共输出控制 共时钟
（5-6）
5.2.2 移位寄存器
所谓“移位”，就是将寄存器所存各位 数据， 在每个移位脉冲的作用下，向左或向右移动一位。 根据移位方向，常把它分成三种：
原状态 控 制 端 CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = Q1 Q0 Q2 1 1 1 下状态 , , , K0 = Q 2 Q1 Q0
1
1 1 1 1 1 0 1 0 1
1 0 0
1 1 1
1 1 1
1 1 1
0 0 0
1 1 1
0 0 0 0 1 0 0 1 0
并行输入－串行输出 74LS165、74LS166，等。 串行输入－并行输出 74LS164，等。 串行输入－串行输出 74LS91，等。
（5-16）
§5.3 计数器的分析
5.3.1 计数器的功能和分类
1. 计数器的作用
记忆输入脉冲的个数；用于定时、分频、产 生节拍脉冲及进行数字运算等等。
2. 计数器的分类
左移
右移 寄存器 (b)
寄存器
(a)
双向 移位 寄存器 ( c)
（5-7）
根据移位数据的输 入－输出方式，又 可将它分为四种：
•串行输入－串行输出 •串行输入－并行输出 •并行输入－串行输出 •并行输入－并行输出：
FF
FF
FF
FF
串入－串出
FF FF
FF
FF
串入－并出 FF FF FF FF
并入－串出 FF FF FF FF
串行 输出
Q3 D Q Q2 D Q1 D Q Q0 D Q
串行 输入 CP
Q
D0 ＝ L D1 ＝ Q0 D2 ＝ Q1 D3 ＝ Q2
D0 ＝ Q1 D1 ＝ Q2 D2 ＝ Q3 D3 ＝ R
四位串入 - 串出的右移寄存器：
串行 输入
D Q3 D Q2 Q D Q1 Q D Q0
串行 输出
CP
（5-25）
2. 再列写状态 转换表，分析 其状态转换过 程：
Q2 J2 Q2 K2
Q1 J1 Q1 K1
Q0 J0 Q0 K0
计数 脉冲 CP
原状态 控 制 端 CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = Q1Q0 Q2 1 1 1 1 2 3 4 5 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
并入－并出
（5-8）
A3
&
数 据 预 置 A2 A1
&
A0
&
Q0 D Q
存数 脉冲 LOAD 0
&
Q1 D Q
串行 输出
SD
Q3 D Q
Q2 D
Q
下面将重点 讨论蓝颜色 电路—移位 寄存器的工 作原理。
清零 脉冲 CLR
RD
CP 移位 脉冲
D0 ＝ 0 D1 ＝ Q0
D2 ＝ Q1 D3 ＝ Q2
思考题：试画出三位二进 制异步减法计数器的电路 图，并分析其工作过程。
异步计数器优点：电路简单、可靠。 异步计数器缺点：速度慢。
（5-20）
5.3.3 同步计数器的分析
同步计数器的特点：在同步计数器内部，各个 触发器都受同一时钟脉冲——输入计数脉冲的 控制，因此，它们状态的更新几乎是同时的， 故被称为 “ 同步计数器 ”。
J0 = K0 = 1
Q0： 来一个CP，它就翻转一次； Q1：当Q0＝1时，它可翻转一次； Q2：只有当Q1Q0＝11时，它才能翻转一次。
（5-22）
2. 再列写状态转换表，分析其状态转换过程。
原状态 控 制 端 下状态 , , , CP Q2 Q1 Q0 J2＝ K2＝ J1＝ K1＝ J0＝1 K0＝1 Q2 Q1 Q0
§5.4 计数器的设计
计数器的设计方法很多，大抵可分为两 类：一是根据要求用触发器( Flop-Flip)构成， 再就是利用具有特定功能的中规模集成组件 适当连接而成。
5.4.1 利用触发器设计某计数电路
举例说明其设计步骤。
例：数字控制装置中常用的步进电动机有 A、 B、C 三个绕组。电动机运行时要求三个绕 组以 AAB B BC C CA再回到A的 顺序循环通电，试设计一个电路实现之。
思考题：试设计一个四位二进制同步加法计数 器电路，并检验其正确性。
（5-24）
5.3.4 任意进制计数器的分析
例：
Q2 J2 Q 2 K2 Q1 J1 Q1 K1
Q0 J0
Q0 K0
计数 脉冲 CP
分析步骤：
1. 写出控制端的逻辑表达式。
J 2 = Q 1Q 0 ， K 2 ＝ 1 J 1 = K1 ＝ 1 J0 = Q 2 ， K0 ＝ 1
功 能 直接清零
QA QB QC QD CP S1 CLR 74LS194 S0 R
1 2
A
3
B
4
C
5
D
6
L
7 8
CLR R
A
B
C
D L GND S1 S0
CLR 0 1 1 1 1
CP
0 0 1 1
0 保 持 1 右移(从QA向QD移动) 0 左移(从QD向QA移动) 1 并行输入