最新数字电路与数字电子技术-课后答案第二章

第二章逻辑门电路

1?有一分立元件门电路如图P2.1 ( a )所示，歌输入端控制信号如图p2.1 ( b )所示.。对应图(b )画出输出电压V o(F)的波形。

解：F = ABC D

t

t

t

图P2.1 ( b )

F为图P2.A1

图 P2.2 ( a

解：

F = ab F 2 — b_C = b * c

F J = (a b c) ad

H=bcdLbc = bcd

a b

c d F i

F2 ------- F3 ---------------

F4 ——[F l 3?试分析图P2.3所示电路的逻辑功能

b — I

&

a. ------

n_

:

A

T

,F 2, F 3, F 4 为图 P2.2A

，列出真值表?

图 P2.2. ( b ) T *

+Ucc

(a )

(b )

图 P2.3

解

图 P2.3 (a ) F =AB +CD

图

P2.3 (b )

A B F F = A 十 B

0 0

0 1

1

1 0

1

1 1 0

4. 电路如图 P2.4 所 :

示， 为使其完成C=1时， F = B ，电路应如何改动。

解：

当C=1时，三态门呈高阻状态，相当于断开，或非门对应输入端悬空相当于 ” 1所

示

F =B1 =0，为使其完成

F 应在三态门输入端接一个 R R off 的电阻即可，电路图如

图P2.A4所示

(a ) 图 P2.5

解：

F , =A 二 B

C = 1时，F 2为高阻状态，C = 0时，冃=AB 6. 改正图P2.6所示TTL 电路中的错误

图 P2.4

图 P2.A4

5.输入波形如图P2.5 ( b )所示，试画出

A B A B C

Fl

F2

A B

C

F1 ___

1

1

1 1

F 2 I /高阻

1

高阻/

(b )

F i ,F 2为图 P2.A5

B

F

B

A

P2.5 ( a )所示逻辑门的输出波形

F 2= A B E = AB F4 = A B

(b) (c) (d)

图P2.6

(a) 三极管基极应加接基极电阻R B .否则与非门输出高电平

3.6V时，将三极管损坏。

(b) TTL非门的输出端不能并联，应换为集电极开路门。

(C)输入端所接电阻R =20°° VR°ff，相当于” 0；使F3=1，必须使R> R off ,如取R =5K'1

(d)输入端所接电阻R =5K R on相当于"1；使F4 =1，必须使R R off ,如取R ^1001，相当于” 0；这

时F^ = A B

7. 电路如图P2.7 ( a ) ~ ( f )所示，已知输入信号A , B波形如图P2.7 ( g )所示，试画出各个电路输入电压波形。

(g )

图P2.7

F3

200

F =A^B

(a)

解：

TTL TTL CMOS

CMOS

—& 可4

--- =' ----------

-----

2DD

加

A

B

TTL

O

1DDK

F5

XT

(e )

CMOS

解： 斤=ABJ=i

E =ABD =AB

F 3 =ABo =1

H =A L B _O =1

E

=A [0 B 」 =B

F 6 = A ■ 0 = A

F 6

_______ 图 P2.A7

8. 电路及输入波形如图 P2.8 ( a ) , ( b )所示，试按A 、B 、C 及X1，X2，X3的波形画出 输出波形。

0 _1—1 . t

B

亠

I ! ._I ——

0 IXU _

t

C f ! I I ——! ------------------ !—! ------------

0 :i

「

1 i_1 ----------------------

> t

B — F i “1 F2 ----

F 3 “1 F 4

“1

F5 ----

解:

A

1

B

C

图 P2.8 ( a )

, __ 丨)_________________ . t

图P5.A5 (2)

1 J L …---- 1--- 1 」I ---------------------------- ?T 图P2.8 F 为图P2.A8

J I

0 —

X | 0

1=

I

X | \

O U

F | 0 L

X

i =1,X2 =X3 =0,F =AB

x2

= 1,x r = x3= 0,F = BC x3 =1力=x2= 0,F = Ci = C

画出下如图P2.A8所示

9. CMOS电路如图P2.9 ( a )所示，已知输入A , B及控制端C的波形如图P2.9 ( b )所示，试画出Q端的波形.

解:

当 C = 0 时，C=i，TG i 导通，TG2 截止，Q=A+B

当C = 1时，C = 0, TG i截止,TG2导通，这时A = 0，Q = B

10. 分析图P2.10所示各电路的逻辑功能

(a)

F =(BS+DE)A +(A +G)EF

(b)

F2 二AB AB 二A 二B

? F3=ABCD =AB b CD =AB CD

(b )

图P2.9

(C) 图 P2.10

11.

在CMOS 门电路中，有时采用图P2.11所示的方法扩展输入端。 试分析图P2.11 ( a )

(b)所示电路的逻辑功能，写出

F 的逻辑表达式。假定

V DD =10V

，二极管的正向导通压降

V

D

=°.7V ，并说明这种扩展输入端得方法能否用于

TTL 电路及说明原因。

图 P2.11

解:

(a)

F 1 =ABCD

这种扩展输入端得方法不能用于

TTL 电路因为当扩展端 C 、D 、E 有低电平0.3V 时,对

应的二极管导通，使与非门一个输入端低电位为

0.3V+0.7V=1V ，若多射极管T 1处于深饱和

其集电极电压近似为 1V ，是T 2导电，T 4导电，输出低电平，因而逻辑关系错误，不正常工 作。

(b)

E = A B C D E

这种扩展输入端的方法不适用于

TTL 电路因为当扩展端 C 、D 、E 均为低电平时，三个

E1

F2

二极管均截止，或非门的一个对应输入端通过 100K"电阻接地，此时 F ^ -A B ^0 ,

将输入信号A,B 封锁，电路工作不正常。

12?试分析图P2.12(a),(b)电路的逻辑功能，写出y 的逻辑表达式，图中门电路均为 CMOS 门电路，本电路能否用于 TTL 门电路，并说明原因。

? + 10V

C ------- ---

― >丫2

b ------- -

(a )

图 P2.12

解：

(a) y r = ABC DEF 二 ABCDEF

本电路可以用于 TTL 电路，因与非门输入端有一个为

3.6-0.7V=2.9V ，在高电平许可范围内，当与非门输入全为 管均截止，y = 0,为低电位，因此高低电平在许可范围内，而二极管具有单向导电性，也

不能出现TTL 门输出端并联的情况，不会出现逻辑错误。

(b)

屮二 A B CLD E F 二 A B C D E F 可用于TTL 门电路，原因同上.

13?试说明下列各种门电路中有哪些输出端可以并联使用: (1) (2) 具有推拉式输出端的 TTL 门电路; TTL 电路的OC 门; (3) TTL 电路的三态门；

⑷ (5) 普通的CMOS 门; 漏极开路的CMOS

门;

(6) 解： CMOS 电路的三态门.

(1)具有推拉式输出端的 TTL 门电路输出端不能并联，否则在一个门截止，一个门导通

的情况下会形成低阻通路，损坏器件。

⑵ TTL 电路的OC 门输出端可以并联.

⑶ TTL 电路的三态门输出端可以并联 ，但每个门必须要分时工作

⑷普通的CMOS 门输出端不能并联.

⑸ 漏极开路的CMOS 门输出端可以并联?

0.3V 时，输出为 3.6V ，此时y 为 3.6V 时，输出为0.3V ，此时二极

D -

E F

⑹CMOS电路的三态门输出端可以并联，但每个门需分时工作

14?试画出完成F =AB C的CMOS逻辑电路. 解：

Vdd

p-t-L

n r

卜

卜

H

k

卜

H

h

T

T

H

沽

L

?

H

Jt-L

A ?

B ?

图P2.A14

F二AB c 二AB c

15?如图P2.13所示电路中，Gl是三态门，G2是普通TTL与非门，假定控制端C处于高电平，那么开关K合上和断开时，三态门的输出电位各为多少？而当控制端C处于低电平时，在K合上和断开两种情况下，三态门时输出电位又是多少？

G1

G2

V

图P2.13

解：

当C=1时，Gl门处于高阻状态，相当于输出端断开，因此在K打开时，电压表指示为0,当K合上时，量出G2门输入端电压1.4V。

当C=0时G i门输出为AB，电压表指示取决于A、B。A、B中有一个为” 0”则电压表为3.6V，当A = B = ” 1时，电压表为0.3V。