24进制计数器设计
二十四进制计数器实验报告
二十四进制计数器实验报告实验成员：88155010 李仲哲88155037 周梓成硬件：DE2-70驱动板实验要求：使用Verilog硬件描述语言设计一个基本时序逻辑电路1位24进制计数器，并可控制加减。
并利用驱动板自带晶振。
实验步骤：首先创建新工程，编写Verilog HDL语言设计代码。
代码如下：module qwe(iclk,rst_n,flag,q,overflow);input iclk,flag; --------------------------------输入端口声明。
input rst_n;--------------------------------------输出端口声明。
output reg [4:0] q; ---------------------------- 分配输出信号灯q0,q1,q2,q3,q4。
integer i;output overflow;wire clk_1Hz;Divider50MHz (1'b1,iclk,i1hz); -----------------引用分频器代码Divider50MHz.v中的变量i1hz。
always @(posedge i1hz or negedge rst_n)beginif(~rst_n) q <= 5'h0;elsebeginif(flag) i = 1; ----------------------------------当变量为1时计数器加。
else i = -1; ---------------------------------反之计数器减。
if(5'h17 == q) q <= 5'h0;else q <= q + i;endendassign overflow = 5'h17 == q;其中flag为控制加减开关变量，我们为其分配开关SW0引脚为PIN_AA23。
EDA 24进制计数器的设计
《EDA技术》课程实验报告学生姓名：黄红玉所在班级：电信100227指导教师：高金定老师记分及评价：一、实验名称实验1：24进制计数器的设计二、任务及要求【基本部分】5分1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。
2、要求具备使能功能和异步清零功能。
3、设计完成后生成一个元件，以供更高层次的设计调用。
4、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。
三、实验程序（原理图）四、仿真及结果分析在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，设计一个24进制同步计数器的思路是，一片74160计数器作为个位计数，一片用来十位计数，要实现同步24进制，则个位接成0011，十位接成0010，再用一个四输入（一段接一个使能信号EN）的与非门接到两片74160计数器上的置数端LDN。
把原理图在QuartusII上画成后，进行编译，编译无误后，在新建一个波形文件，添加所有引脚，设置输入引脚的波形，最后在进行波形编译，无误后即可达到想要的24进制。
然后再根据EPF10K30E144芯片引脚对照，输入各个输入输出引脚的引脚号，再链接到试验箱检验，观察数码管的显示结果。
五、硬件验证1、选择模式：模式72、引脚锁定情况表：六、小结经过这次的实验工作，让我知道了许多的东西，也对QuartusII这个软件的一个初步认识及应用，也让我了解了许多在书本上所学不到的知识和技能，这为我们在以后的工作起了非常重要的作用。
二十四进制计时器说明书
二十四进制计时器说明书一、实验目的：时刻警戒我们要珍惜时间。
二、实验器件：包括秒脉冲发生器、计数器、显示电路和控制电路（辅助时序控制电路）等个部分组成。
计时电路递增计时，每隔1秒钟，计时器加1其中计数器和控制电路是系统的主要部分。
计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。
当计时器递增计时到24（即定时时间到）时，显示器上显示24，随后变为00进入下一次的循环。
三、实验原理：8421BCD码递增计数器计数器选用中规模继承74LS290进行设计较为简便，74LS290有十进制异步加/减计数功能。
当S9A=S9B=R0A=R0B=0时，时钟脉冲加入到个位CP0 端，且等于1，则计数器在预置数的基础上完成加法计数功能，当加计数到9时，QD 端发出进位下跳脉冲；十位上的数开始加１，最终变为24随后变为00进入下一次的循环四、实验内容：设计名称：24进制计时器本设计是由74LS290来充当计数器，构成24秒计时电路。
该电路简单，设计功能完善，能实现直接清零、启动和暂停/连续计时。
电路图：引言：我们平时很少会珍惜时间，特别是一天，更何况是二十四秒。
二十四可以代表好多：一天是二十四个小时，还有二十四节气。
那么这二十四秒计时器就提醒我们要珍惜每一分秒、每一天，谨记二十四节气。
下面我给大家介绍一个关于珍惜时间的重要性和二十四时节的例子：（一）、“明日复明日，明日何其多，我生待明日，万事成蹉跎！世人若被明日累，春去秋来老将至，朝看水东流，暮看日西坠，百年明日能几何？”这首＜＜明日歌＞＞讲述着一个期待明天，而让今日闲过的故事，听寒号鸟微弱的叫声，大严冬中响起：“寒风冻死我，明日就垒窝”。
秋风萧瑟，严冬即将来临，寒号鸟冻坏了，于是它说：“寒风冻死我，明日就垒窝”。
天亮了，看看暖暖的阳光，还是先享受吧，明天再开始垒窝吧，又到了晚上“寒风冻死我，明日就垒窝”。
设计一个24进制计数器
一．整体清零法实现24进制计数器
1．设计过程：
【该部分打印报告时可留出足够的空白处手写完成，也可以电子版的形式直接书写到此处】
2．所用器件：
【包括器件型号、功能及数量】
3．仿真实现过程：
【仿真电路图可以以附表的形式在实验报告后面单，此处描述仿真调试过程，即：在调试时遇到了哪些实际问题，你是如何解决的？】
二．整体置数法实现24进制计数器
1．设计过程：
2．所用器件：
3．仿真实现过程：
实验心得
附录1：整体清零法仿真电路图
附录2：整体置数法仿真电路图
附录2：方案二仿真电路图
附录3：方案三仿真电路图
附录4：方案四仿真电路图
提高要求：用数码管显示24个状态对应的十进制数【完成附带该部分功能的全部功能最高平时成绩10分】（如实验室不具备搭接实物条件，仿真完成并对原理清楚掌握，能够顺利回答老师验收时提问即可。）
5.在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。
6.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中。【收获、体会必须写！】
阶段性考核之三：【平时成绩10分】
时序逻辑部分设计型实验报告
实验题目
设计一个24进制计数器
学生姓名
班 级
学 号
任课教师
实验成绩
完成时间
实验题目
设计一个24进制计数器
实验目的
本次实验要求学生设计一个24进制计数器电路。其目的在于：
1.使学生深入理解分立元件构成的时序逻辑电路设计过程；
2.进一步锻炼学生的动手实践能力。
具体
实验
要求
选用4位二进制集成计数器74LS161设计一个24进制计数器。
24进制计数器报告
电子技术课程设计报告
题目：8421BCD码的24进制计数器
学年：2011—2012学年学期：上学期专业：电子信息工程2班班级： 2010级学号：20100662208 姓名：许浩南指导教师及职称：孙怀东教授
2011-12-25
8421BCD码的24进制计数器
实验要求：
用两片同步可预置4位二进制加法器计数器74ls163和门电路设计一个8421BCD码的二十四进制计数器，要求写出设计过程，画出连线图。
设计过程：
74LS163是十六进制计数器，题目要求用两片74LS153制成二十四进制，先用同步置数法把第一片(右边）芯片制成十进制。
即在状态1001时，通过与非门74LS00D向第一片芯片的置数端一个低电平信号，使第一片有0~9状态，同时向第二片的EP和ET端一个有效信号，使第二片开始工作。
当第一片状态为0011，第二片状态为0010时，通过与非门
74LS10D给两片的清零端一个低电平信号，使数码管显示23时制成0。
有0~23状态，使整个电路构成二十四进制计数器。
(数电课设)二十四进制计数器
一．课程设计目的《电子技术基础2-2课程设计》是学习理论课程之后的实践教学环节。
目的是通过解决比较简单的实际问题巩固和加深在《电子技术基础2-2（数字电子技术基础）》课程中所学的理论知识和实验技能。
训练学生综合运用学过的电子技术基础知识，在教师指导下完成查找资料，选择、论证方案，设计电路，安装调试，分析结果，撰写报告等工作。
使学生初步掌握数字电子电路设计的一般方法步骤，通过理论联系实际提高和培养学生分析、解决实际问题的能力和创新能力，为后续课程的学习、毕业设计和毕业后的工作打下一定的基础。
数字电子课程设计是理论教学之后的一个综合性实践教学环节，是对课程理论和课程实验的综合和补充。
学会并利用一种电路分析软件，对电路进行分析、计算和仿真，通过查找资料，选择方案，设计电路，撰写报告，完成一个较完整的设计过程，将抽象的理论知识与实际电路设计联系在一起，使学生在掌握电路基本设计方法的同时，加深对课程知识的理解和综合应用，培养学生综合运用基础理论知识和专业知识解决实际工程设计问题的能力，以及工程意识和创新能力。
不仅巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的内容。
理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才是真正的知识，才能提高自己的实际动手能力和独立思考的能力。
在设计的过程遇到各种各样的问题，同时在设计的过程中发现自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固，通过这次课程设计，把以前所学过的知识重新温故，巩固所学的知识。
二．设计方案论证1．设计方案的选择通过查阅资料对不同的设计方案进行比较论证，根据现有条件选择合适的设计方案，Multisim有其丰富的仿真分析能力以及完整的电路原理图图形输入和电路硬件描述语言输入方式，结合了直观的捕捉和功能强大的仿真特点，能快速、轻松、高效地对电路进行设计和验证。
引入Multisim软件帮助我们快速且轻松地将刚学到的理论知识用计算机仿针真实地再现出来。
二十四进制计数器设计
目录摘要 (1)1. 设计任务 (2)1.1 设计目的 (2)1.2 设计指标 (2)1.3 设计要求 (2)2.设计思路与总体框图 (3)3.系统硬件电路的设计 (3)3.1 555多谐荡电路 (3)3.2 计数器电路 (5)3.3 译码和显示电路 (6)4.系统设计仿真 (6)4.1各功能元件的选用与分析 (6)一．74LS48译码器 (6)二. 74LS08芯片 (7)三. 计数及译码显示 (8)四. 共阴极七段数码管显示器 (10)五.电阻 (11)六.电容 (15)4.2仿真原理总设计图 (17)5. 系统硬件焊接与调试 (18)5.1焊接步骤 (18)5.2元件清单 (18)5. 3实物图 (19)5.2硬件电路测试 (20)总结 (21)致谢 (22)参考文献 (23)二十四进制计数器设计摘要：24进制数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。
此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路；了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法；了解数字钟的原理。
本次设计是基于24进制电子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、二-五-十进制加法器74LS90、译码器74LS48、共阴极LED数码管等四个模块构成。
脉冲利用555设计一个多谐振荡器。
各功能模块multisim 软件中描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。
这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。
关键词：加法器;译码器;显示数码管1. 设计任务1.1 设计目的1. 了解计数器的组成及工作原理。
2. 进一步掌握计数器的设计方法和计数器相互级联的方法。
3. 进一步掌握各芯片的逻辑功能及使用方法。
vhdl语言设计一个8421bcd码的24进制计数器
专业技能训练4题目：用VHDL设计8421BCD码24进制计数器班级：电子科学与技术1201姓名：王启正学号：120803039时间：2015.5—2015.6一、技能训练项目名称运用VHDL语言进行编程设计一个8421BCD码24进制计数器二、实训目的1.熟练掌握Quartus II软件的使用。
2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。
3.学会用例化语句对EDA电路设计中顶层电路进行描述三、实训要求1.熟悉仿真开发软件Quartus II的使用；2.根据功能要求，用原理图或文本输入方式完成设计；3.用Quartus II做波形仿真调试；4.下载至EDA试验仪调试设计。
四、基本原理（附源程序清单，原理图、RTL图）1、通过VHDL语言编程方法程序清单：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY lin IS PORT(CLK :IN STD_LOGIC; --时钟EN :IN STD_LOGIC; --使能端CR :IN STD_LOGIC; --清零端，低电平有效LD :IN STD_LOGIC; --数据载入控制，低电平有效D :IN STD_LOGIC_VECTOR(5 DOWNTO 0); --载入数据端CO : OUT STD_LOGIC; --进位Q :OUT STD_LOGIC_VECTOR(5 DOWNTO 0) --计时输出);END lin ;ARCHITECTURE a OF lin IS SIGNALQN :STD_LOGIC_VECTOR(5 DOWNTO 0);BEGIN --进位控制 CO<='1' WHEN(QN=X"23" AND EN='1')ELSE'0';PROCESS(CLK,CR)BEGINIF (CR='0')THENQN<="000000";ELSEIF (CLK'EVENT AND CLK='1') THENIF (LD='0') THEN --数据加载 QN<=D;ELSIF(EN='1') THENIF (QN(3 DOWNTO 0)=3 and QN(5 DOWNTO 4)=2) or QN(3 DOWNTO 0)=9 THENQN(3 DOWNTO 0)<="0000"; --个位数进位IF QN(5 DOWNTO 4)=2 THENQN(5 DOWNTO 4)<="00"; --十位数进位ELSEQN(5 DOWNTO 4)<= QN(5 DOWNTO 4)+1;END IF;ELSEQN(3 DOWNTO 0)<= QN(3 DOWNTO 0)+1;END IF ;END IF;END IF ;END IF;END PROCESS;Q<=QN;end a;2、原理图：3、RTL图：五、仿真调试：调试过程中，输出波形为24进制波形图。
24进制计数器课程设计
24进制计数器课程设计一、课程目标知识目标：1. 学生能理解24进制计数原理，掌握24进制与十进制的转换方法；2. 学生能运用24进制进行简单数学运算，如加、减、乘、除；3. 学生了解24进制在实际应用中的优势，例如在时间计算、编码等领域。
技能目标：1. 学生能够独立完成24进制与十进制的相互转换；2. 学生能够运用24进制进行基本的数学运算，解决实际问题；3. 学生通过小组合作，设计并制作一个简单的24进制计数器。
情感态度价值观目标：1. 学生培养对进制转换的兴趣，提高学习数学的积极性；2. 学生养成合作、探究的学习习惯，增强团队协作能力；3. 学生认识到数学在生活中的广泛应用，提高数学素养。
课程性质：本课程属于数学课程，旨在让学生掌握进制转换知识，提高数学应用能力。
学生特点：六年级学生具备一定的数学基础，思维活跃，好奇心强，喜欢探究新知识。
教学要求：注重理论与实践相结合，鼓励学生动手实践，培养实际操作能力；强调小组合作，培养学生的团队协作精神。
通过本课程的学习，使学生能够将所学知识应用于实际生活中，提高解决问题的能力。
二、教学内容1. 24进制计数原理介绍：通过课本知识，讲解24进制的定义，对比十进制，让学生理解进制的概念和转换方法。
- 章节关联：《数学》六年级上册，第三章“数的认识”，第二节“认识进制”。
2. 24进制与十进制的转换：详细讲解转换方法，举例说明，让学生掌握两种进制之间的转换技巧。
- 教学安排：2课时。
3. 24进制数学运算：讲解24进制下的加、减、乘、除运算规则，让学生学会运用24进制进行计算。
- 教学安排：2课时。
4. 实际应用案例分析：分析24进制在实际生活中的应用，如时间计算、编码等，提高学生的实际应用能力。
- 章节关联：《数学》六年级上册，第三章“数的认识”，第四节“进制在实际生活中的应用”。
5. 小组合作制作24进制计数器：分组让学生设计并制作计数器，巩固所学知识，培养学生的动手能力和团队协作精神。
24进制倒计时器
电路设计与仿真十实验目的：
1. 了解计数器的基本原理
2. 掌握集成计数器芯片74LS191工作原理及应用
实验原理：
74LS191 为可预置的四位二进制加/减法计数器，其管脚图如图所示：
RCO 进位/借位输出端
MAX /MIN 进位/借位输出端
CTEN 计数控制端
QA-QD 计数输出端
U/D 计数控制端
CLK 时钟输入端
LOAD 异步并行置入端（低电平有效）
74LS191功能表：
实验内容：
1利用同步二进制可逆计数器74LS191接成同步八进制计数器。
2. 试用二进制计数器74LS191接成24秒倒计时器
实验电路图如下：
在设计电路时，考虑到电路在计数时，要预置4和9两个数，所以要有选择判断能力，4的二进制码为0100，9的二进制码为1001，比较两数，第二位同为0，故电路中U2的B端置0，其余3为分别为010,101，恰好取反，故在信号输入C端时取反，可达到目的。
计数时，U1的输出数据端Qa,Qb，Qc全为0时，给U2置入0100（4），Qa,Qb，Qc，全为1时，给U2置入1001（9），故可以达到24倒计时功能。