版图设计和LVS
版图设计流程及设计方法
版图设计流程及设计方法下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!版图设计流程。
1. 项目需求分析。
收集客户要求，确定版图设计目标和范围。
集成电路设计3-版图设计
版图设计的重要性
1
版图设计是集成电路制造过程中的关键环节，它 决定了集成电路的性能、功能和可靠性。
2
通过版图设计，可以将电路设计转化为实际制造 的物理结构，从而实现电路设计的目标。
3
版图设计的精度和质量直接影响到集成电路的性 能和制造良率，因此需要高度的专业知识和技能。
在芯片内部加入自测试模块，实现自动测试和 故障诊断。
可测性增强
通过增加测试访问端口和测试控制逻辑，提高芯片的可测性。
05
集成电路版图设计的挑 战与解决方案
设计复杂度挑战
总结词
随着集成电路规模不断增大，设计复杂 度呈指数级增长，对设计效率提出巨大 挑战。
VS
详细描述
随着半导体工艺的不断进步，集成电路设 计的规模越来越大，晶体管数量成倍增加 ，导致设计复杂度急剧上升。这不仅增加 了设计时间和成本，还对设计精度和可靠 性提出了更高的要求。
03
还需要考虑存储器的功耗和散热问题，以确保在各种应用场景下的稳 定运行。
04
高密度存储器版图设计需要具备高容量、高速、低功耗和高可靠性等 特点，以满足大数据、云计算等领域的需求。
THANKS FOR WATCHING
感谢您的观看
04
还需要考虑散热设计，以确保在高负载情况下CPU的 稳定运行。
案例二：低功耗MCU版图设计
低功耗MCU版图设计需要重点 关注功耗优化，采用低功耗工 艺和电路技术，如CMOS工艺
、低功耗逻辑门等。
还需要考虑低电压供电和电源 管理设计，以确保MCU在各种 应用场景下的稳定运行。
设计过程中需要优化芯片内部 结构和电路布局，降低芯片的
版图设计和LVS
反相器版图设计可以按以下步骤设计：
（1）在inv下新建一个版图类型的视图。
假设inv的原理图视图已经存在，首先点击库名和cell名，使库名和cell名下方出现灰色底纹（见图5-1），这样可以将版图视图建在inv下。使用Calibre进行LVS操作时，一般需要将原理图视图与版图视图放在同一个Cell下，否则操作比较麻烦。然后在库管理器菜单上进行如下操作：FileNewCell View。在弹出的窗口（见图5-3）中将Tool选为Virtuoso，View Name就自动变为layout了。执行操作后将出现图5-4所示版图编辑窗口。
然后将地线金属拷贝到上方作为电源线，最后如图5-14，反相器的面积就已基本确定了。
（6）放置PMOS管
放置PMOS管的方法与放NMOS管类似。PMOS管用St02库中的mp。按设计要求修改mp的宽度为2.1μm，bodytie Type也选Detached，但连接位置要选Top Tap。最后状态应如图5-15，以后将上方的金属线定义为电源线，N阱就连接到了电源vdd。该金属线下方也有有源区，并将注入为N+，但st02工艺不需要画出SN层。
输入、输出pin的名字要与原理图一致，这里分别为A和Y。标注方法与标注vdd和gnd相同。
完成标注的版图如图5-21。
（10）版图与原理图对比（LVS）
在版图编辑窗口的菜单上选择CalibreRun LVS将弹出Calibre LVS的窗口（图5-22在前，5-23在后），图5-22是系统将提示是否加载Run Set的窗口，如果以前曾保存过设置，可直接加载。如果自己没有保存过Run Set，就在图5-22点Cancel，该提示窗口将被取消，图5-23所示窗口将出现在屏幕上。
(版图设计)
设计题目：三输入与或门一、设计的目的和意义设计目的：1、熟悉并认识版图设计规则（DRC）检测2、熟悉IC制造工艺文件3、熟练运用软件设计电路和版图、4、设计意义：1.配合集成电路设计基础、集成电路设计硬件描述语言、超大规模集成电路CAD、器件模型CAD、集成电路版图设计、微电子工艺等课程，培养IC设计的实践能力；2.进一步掌握基本的集成电路与器件设计和调试的方法与步骤；掌握设计输入、编译、模拟、仿真、综合、布图、下载及硬件测试等IC设计基本过程；3.初步掌握应用典型的HDL（VHDL、Verilog），基于FPGA的IC设计调试工具、Zeni2003物理设计工具进行集成电路设计、模拟与硬件仿真的方法和过程；4.进一步巩固所学IC设计相关的理论知识，提高运用所学知识分析和解决实际集成电路工程设计问题的能力；5.经过查找资料、选择方案、设计仿真器件或电路、检查版图设计、撰写设计报告等一系列实践过程，实现一次较全面的IC设计工程实践训练，通过理论联系实际，提高和培养创新能力，为后续课程的学习，毕业设计，毕业后的工作打下基础。
二、设计的主要内容和要求主要内容：设计一个CMOS结构三输入与或门(F=AB+C)的版图，并作DRC验证。
要求：1．用三输入的与或非门和一个非门构建与门。
2．与或非门和非门都用CMOS结构实现。
3．利用九天EDA工具PDT画出其相应版图。
4．利用几何设计规则文件进行在线DRC验证并修改版图。
三、试验思想及说明根据要求1将试验结果所示的表达式 F =AB+C转化为符合要求的逻辑表达式为：。
画出相关的真值表如下：用逻辑电路表示为：然后画出相应的棒状图如下：四、设计采用的硬件和软件环境和条件基于Unix和Linux操作系统的国产华大Zeni2003EDA软件包---可视设计仿真（VDE）、物理设计工具（PDT）；Mentor Graphics 版图设计工具；五、设计步骤，各模块组成，简要说明1、首先打开UNIX系统，进入软件，开始新实验设计点击右键\新建终端mkdir 4379（创建新文件夹）cd 4379（进入新文件夹）cp/home/eda/file.tar（将file.tar复制到新文件夹）tar xif file.tar（解压file.tar）pdt （进入版图设计界面）选择file=>new=>library，创建一个新的library用于存储我的版图，命名为hxl4379。
layout版图经验
一．版图设计感受现在，你了解了一点版图设计了，如果你再了解得更多一点的话，你就会发现你满怀热情的希望学会的版图设计，其实只是一种大人玩的七巧板而已，只是没有小孩玩的七巧板好玩，也没有那么复杂和变化多端。
现在，人各有志，你想把这块七巧板玩出点花样来的话，可以，在这里有大把朋友愿意陪你一起玩；或者你想起了你到这里来的初衷，想要把你的那个电路做成集成电路，那你暂时就别玩七巧板了，想办法尽快的完成你的芯片设计吧。
假如你原来用分立元件设计的电路里用到了许多标准的集成电路，有反相器，与非门、D触发器，计数器、甚至包含了一个液晶显示驱动模块等等，按理说你要设计这些单元的版图，这可不是件轻松的活，日复一日，月复一月，非把你画得痴痴傻傻，呆若木鸡不可，你原来设计一个高性能电路的满腔热情在这里没有用处，你火花般迸发的电路设计灵感对版图设计也一样没有帮助，画版图要的是拼七巧板的技巧。
当你累死累活的干了三个月之后，才发现已经开始种第二季稻的农民伯伯也没有这么辛苦。
由此推算，做一个版图库的工作量约等于种两季稻的工作量。
做一个芯片设计师不如种田实在。
不过即使让你干画版图的活你也不用害怕，电脑上高科技的最奇妙的特点在于它的劳动竟然可以重复使用，第一次做单元图库要用两个月的时间，到了第二次做图库时，你可以把第一次图库拷贝过来，修修改改，有两个星期的时间也就可以了，这就是电脑里COPY 的绝妙之处。
真奇怪为什么不把这种电脑科技推广到农业科技上去，要是农民伯伯也采用这些技术的话，他只要专心种好一亩田就可以了，然后跨嗒跨嗒地拷贝它个十万八千亩，于是站在一望无际金黄色田头，看着晨曦下巍巍壮观的麦浪翻滚，就很难控制住“身在田头，胸怀世界”的感觉了。
幸好农民伯伯还没有还没有掌握这门技术，不然实在要叫我们这些搞芯片设计的家伙无地自容了，但我们还十应该抓紧时间，在目前芯片比种田暂时领先的优势下，做出比农民伯伯更多的贡献来。
但现在情况不一样了，在这里，有现成的单元版图供你使用，这些单元版图放在一个库里，里面品种繁多，差不多包含的你可能用到的全部品种，不要以为这是什么“演示版”，这是很多芯片设计师正在使用的工作库，你现在要干的活已经不是什么版图设计，而是要干一些类似于你以前经常干的活：给双面线路板布线。
版图与原理图一致性检查(LVS)工具的原理简介
冈 中提 取 网 ， 包 含连 接关 系提 取 （ Ｃ ｏ ｎ ｎ ｅ （ ・ ｌ ｉ ｏ ｎ Ｅ ｘ —
ｈ － ａ ｃ ｔ ｉ （ ） ｎ） 和 器 件提 取 （ Ｄ ｅ ｖ ｉ ｃ ｅ Ｅ ｘ ｎ － ａ （ － ． １ ｉ ｏ ｎ） 两＿ 人模块
用 到的 天键技 术 址扫捕 线等 ｛ ： ｝ ＝ 法， 技 术已经 成熟
参 罔 ２ （ ａ） 的例予， （ Ｎ Ｎ Ｅ Ｃ Ｔ（ Ｉ ｌ【 ２）执 行 结果 生 成 个 ｔ ｌ ｅ ｔ ， 分 别赋予 小 的 Ｎ ｅ ｔ Ｉ Ｄ ： １ ， ２ ， ３
ｍ’ １ ｌ ａ ｖ ｅ ｒ ２ ｌ ａ ｙ ｍ’ ３ … … ＢＹ （ ２） ｔ 、 （ 】 Ｎ Ｎ Ｅ Ｃ Ｔ（ １ ａ ｖ
．
２ ． ２ 器件 提 取
什提 取 即 利 ， １ Ｊ Ｓ规 ｌ Ｊ ！ Ｊ ｌ ｆ ｆ ， 定 义的器 件 提 规
．
ｌ ａ ｖ ｅ ｉ － （ ）
标 以线 川 Ｃ Ｏ Ｎ Ｎ Ｅ Ｃ Ｔ命 令实 现 ， Ｃ Ｏ Ｎ Ｎ Ｅ （ ： Ｔ命
令有 两种语 法 彤式 ：
（ １）（ ： （ ） Ｎ ＥＣＴ （１ ａ ｅ ｒ ］ｌ ａ ｖ ｅ ｒ ２… ）
．
口 ＭＩ 口 Ｍ２
ｌ
田 团
Ｉ ５ ｌ
这 条命 ／ ： ＞ 指定ｌ ａ ｙ ｅ ｉ ・ ｌ ， ｌ ａ ｙ ｅ ２… ｌ 的 形 只 要有
取 功 能的原理 ， 网表 比较 功 能的原 理 。 基于 Ａ ｒ ｇ ｕ ｓ Ｌ Ｖ Ｓ 工具给 出了 实例与演 示。 市场 实践表 明 ， Ｌ Ｖ Ｓ工具
在版 图设 计 过程 中能够 帮助版 图工程 师快速 完成版 图与 原理 图一致 性检 查 ， 从 而迅 速 定位 版 图的错误 ，
版图技巧总结
版图技巧总结1. 介绍版图设计在电子工程和芯片设计过程中扮演着至关重要的角色。
合理和高效的版图设计是确保芯片性能和可靠性的关键。
本文将介绍几个重要的版图技巧，帮助读者在版图设计中取得更好的效果。
2. 封装选择封装是芯片设计中的一个重要环节。
首先，我们需要选择适合芯片设计的封装。
封装的选择可以根据芯片的特性、应用需求和工艺制程进行合理的评估和选择。
常见的封装类型包括QFN、BGA和CSP等。
在选择封装时，需要考虑以下几个因素：•芯片面积和引脚数目•热管理和散热需求•电气特性和信号完整性•成本和制造可行性3. 布局设计布局设计是版图设计中的另一个关键环节。
合理的布局设计可以最大程度地减小电路之间的干扰，并提高芯片的可靠性。
以下是一些布局设计的重要技巧：3.1 分割区域将芯片分割为不同的区域，可以有效地划分不同功能模块并减小相互之间的干扰。
在不同的区域之间使用合适的引脚和电源线分离，有助于减少功耗和噪声。
3.2 引脚位置规划合理的引脚位置规划可以提高芯片的信号完整性和热管理效果。
将高速信号引脚和敏感引脚远离噪声源和电源引脚，可以降低信号干扰和互损。
3.3 电源分布良好的电源分布是保持芯片稳定工作的重要因素之一。
在布局设计过程中，需要合理规划电源线路的分布和接地方式。
避免电源线过长和过窄，尽量减小电源线的电阻和电感。
同时，有效的接地方案也需要考虑，确保电路的稳定性和减小噪声干扰。
4. 金属规则版图设计中的金属规则是确保电路可制造性的重要指标之一。
在进行版图设计时，需要遵守金属规则以减少制造工艺上的限制和成本。
以下是一些常见的金属规则：4.1 金属间距和开孔规则金属之间的间距和开孔大小需要符合制造工艺的要求。
适当的间距和开孔规则可以减少金属层之间的短路和开路问题，并提高芯片的可靠性。
4.2 金属填充在芯片设计中，经常会遇到空洞或空白区域。
为了提高制造工艺的容错性和减少金属层的不均匀性，需要进行金属填充。
金属填充可以提高芯片的平面度和减小应力问题。
半导体lvs过程
半导体lvs过程
半导体LVS（Layout Versus Schematic）过程是一种验证电路设计的正确性和一致性的过程。
在LVS过程中，电路设计团队将使用工具将电路原理图转换为版图，然后与原始的电路原理图进行比较，以检查二者之间的一致性。
具体来说，LVS过程包括以下几个步骤：
1.电路原理图到版图的转换：这一步通常使用EDA（Electronic Design Automation）工具来完成，将电路原理图转换为版图。
版图是电路元件和连接关系的物理表示，可以用于后续的物理验证和制造。
2.版图和电路原理图的比较：在这一步中，LVS工具将版图和电路原理图进行比较，以检查二者之间的一致性。
比较的内容包括连接关系、元件类型、大小和位置等，以确保版图与电路原理图完全一致。
3.报告和错误检查：如果版图和电路原理图之间存在不一致，LVS工具会生成报告并指出错误的位置和类型。
设计团队需要根据报告进行修正，并重新进行LVS验证，直到版图与电路原理图完全一致。
半导体LVS过程是确保电路设计正确性和一致性的重要步骤，有助于减少制造过程中的错误和返工。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 5 章 版图设计和 LVS5.1 引言 通过上一章的学习可以认识到， 版图设计工作就是根据厂家工艺文件的要求 来绘制器件各个“层”的图形，掌握基本绘制方法就能够完成任何版图设计。
但 由于存在设计规则约束， 从最基本的元件开始进行版图设计是比较费时的。
为提 高工作效率，生产厂家通常提供一个开发套件（ PDK ），其中包含一个参数化器 件（PCELL ）库，例如前面提到的 st02 库。
在 PCELL 库中有各种常用器件的参 数化版图视图。
所谓参数化是指版图的图形可随器件参数自动变化， 且保证满足 设计规则。
使用 PCELL 可以大大加速版图绘制进程，从本章开始，我们主要介 绍这种设计方法。
在数字单元电路的版图设计时，一般需要 统一确定单元电路的高度和电源线、地线的宽 度，以便在后续设计中能够自然地拼接。
在反 相器版图设计中，假设对单元电路的高度和金 属线宽度要求如图 5-1 所示，宽度以满足功能 要求和设计规则的最小尺寸为准，不做强制规1.2um在单元电路版图完成后，为保证版图与原 理图一致，必须进行版图与原理图的对比，即 LVS 。
在我们的设计流程中， LVS 也是用Calibre 完成，其操作方法与 DRC 操作相似。
LVS 操作的原理是 分别根据原理图和版图 生成 Spice 格式的电路网表，然后比较两个“网表”的一致性。
5.2 基于 PCELL 的版图设计方法 反相器版图设计可以按以下步骤设计：（ 1） 在 inv 下新建一个版图类型的视图。
假设 inv 的原理图视图已经存在，首先点击库名和 cell 名，使库名和cell 名 下方出现灰色底纹（见图 5-1），这样可以将版图视图建在 inv下。
使用 Calibre 进行 LVS 操作时，一般需要将原理图视图与版图视图放在同一个 Cell 下，否则15um图 5-1操作比较麻烦。
然后在库管理器菜单上进行如下操作：File New Cell View。
在弹出的窗口（见图5-3）中将Tool选为Virtuoso，View Name 就自动变为layout 了。
执行操作后将出现图5-4 所示版图编辑窗口。
图 5-图 5-（2）绘制NMOS 管在使用PCELL 库进行版图设计时，NMOS 管不必自己绘制，从st02 库中调用即可。
操作方法是在版图编辑窗口中选择Create Instance，然后在弹出窗口中（见图5-5）点“Browse”，然后到st02 库中找“ mn”，并选择View 为layout，见图5-6。
图 5-图 5-6关闭图5-6 所示窗口，在图5-5 上点“ Hide”，即可在版图编辑窗口中看到mn 的符号，在任意位置点一下，即可将该器件放在版图中，见图5-7。
现在能看到的是器件的轮廓，按“ shift + f”键（同时按两个键）层次，就能看到细节（见图5-8）。
按“ Ctrl + f ”回到原层次，改变显示图 5-图 5-（3）修改属性参数用鼠标左键点击该器件，使其被选中（出现白色边框），然后点击版图编辑窗口的属性图标（与原理图编辑器的属性图标形状相同），将弹出图5-9 所示的属性窗口，点“ Paramete”r 左边的小方块，出现器件参数。
图 5-9将Length 修改为550n，使其与原理图一致。
然后点下方的“ Bodytie Type ” 体连接类型）右侧按钮，将其改为“ Detached”，使其出现衬底连接。
然后选择下面的“ Bottom Tap”，最后状态见图5-10在图5-10的状态下点“OK”，可以看到mn 的版图变为图5-11。
在下方出现了衬底接地的接触孔和金属线。
仔细观察可以发现，红色边框的图形是P+注入层（SP），绿色金属1 层下方还有“ 有源区”（TO 层）。
这样设计的原因如下，由于P 衬底掺杂浓度低，必须经过P+实现欧姆接触才能连接金属，为注入P+离子，必须使该区域为薄氧化区，即有源区。
由于注入存在角度问题，为保证注入，P+区域需要包围有源区且与有源区边界有足够的距离。
图 5-11现在可以做一次 DRC 检查，操作见第 4 章，结果应如图 5-12，剩余的两个 错误”都是金属面积问题，目前不用考虑。
（4）绘制地线首先检查一下版图编辑窗口的栅格设置， 用第 4 章介绍的方法将所有参数设 为 0.05μm 。
移动器件使多晶左边恰好对准 Y 轴。
将连接衬底的金属 1 层拉宽为 1.2μm （见引言中的设计要求） ，并使其与 NMOS 管的金属边界对齐，该金属线 就作为反相器的地线。
图5-13图 5-155）确定反向器的高度用“尺”（编辑窗口左下的图标）从 地线下边界向上“拉” 15μm ，并将尺固 定。
操作时应首先放大图形， 使尺的起 点对准地线的下边界， 上拉“尺”达到 屏幕顶端时，只要按住键盘上的向上箭 头，屏幕就能向上滚动，“尺”的显示也 会变化，看到“尺”显示 15μm 时，点 一 下 ，“ 尺 ” 就 固 定 了 ， 以 后 点 Window fit 就能将所有图形显示在屏 幕中央。
然后将地线金属拷贝到上方作为电源 线，最后如图 5-14，反相器的面积就已 基本确定了。
（6）放置 PMOS 管放置PMOS 管的方法与放 NMOS 管 类似。
PMOS 管用 St02库中的 mp 。
按 设计要求修改 mp 的宽度为2.1μm ， bodytie Type 也选 Detached ，但连接位置 要选 Top Tap 。
最后状态应如图 5-15，以后将上方的金属线定义为 电源线，N 阱就连接到了电源 vdd 。
该金属线下方也有有源区，并将注 入为N+，但 st02 工艺不需要画出 SN层。
最后将 PMOS 管放在反相器 上方，多晶左边沿对准 Y 轴，调整 “体”连接金属线与电源金属线下 边界对齐，再适当调整电源线宽度图 5-图 5-17“栅极”可直接用多晶连接。
使 用绘制“矩形”操作 （ CreateRectangle ）即可。
“源极” 和“漏极”连接可以用绘制“矩形” 的操作，也可选择 Create Path 的操作 连接（见图 5-17）。
（8）绘制栅极与金属层的连接 由于多晶电阻大，不能用于远距 离连接，反相器的输入需要连接到金 属 1 层才能与外部相连。
操作，然后在 st02 中找POLY1_M1_LV ， （见图 5-18）放在反相器中间，与多晶连 接起来即可。
如图 5-16。
（7）绘制连接多晶与金属的连接部分在 st02库中也作好的器件，使用 Create Instance图 5-18图 5-9）添加Pin在做LVS 之前，必须在版图上标注电源、地和输入输出的位置，因为软件无法自动识别金属线的作用。
在st02 工艺中，标注pin 需要使用A1 （Text ）层，操作方法为Create Label 。
执行后将出现图5-19 所示的窗口。
将电源的名字写为vdd！，然后放在电源的金属线上即可。
用同样的操作标注地线，地线名字为gnd！，这些名字不能随意起，因为AnalogLib 中的vdd 符号在生成spice 网表时的节点名就是vdd！，gnd 符号生成的节点名称为gnd！。
输入、输出pin 的名字要与原理图一致，这里分别为A 和Y 。
标注方法与标注vdd 和gnd 相同。
5-19图完成标注的版图如图5-21。
图 5-21（10）版图与原理图对比（LVS）在版图编辑窗口的菜单上选择Calibre Run LVS 将弹出Calibre LVS 的窗口（图5-22在前，5-23在后），图5-22是系统将提示是否加载Run Set的窗口，如果以前曾保存过设置，可直接加载。
如果自己没有保存过Run Set，就在图5-22 点Cancel，该提示窗口将被取消，图5-23 所示窗口将出现在屏幕上。
图 5-首先在图5-23 点“Rules”按钮，指定lvs 规则文件，点击rules 窗口右边的”将出现图5-24。
图 5-23LVS 规则文件保存在“ calibre_rules”目录下（见图5-24），双击该目录，然后再打开其中的“st02_rules”子目录，最后找到calibre.xrc.lvs 的文件，在图5-25 的状态下，点“ Open”，就可加载lvs 规则文件。
图 5-24 图 5-25图 5-26规则文件加载后，还要选择运行目录，在LVS Run Directory 下方的窗口中的“ /home/cdsusr/cds”/ 后面填写“ lvs”，最后应如图5-26。
然后在Calibre Interactive 窗口点“ inputs”按钮，并在“ Layout”、“Netlist”、“ H-Cells”三个并排的按钮中点“ Layout”（见图5-27），选择需要比对的版图。
将“ Export from layout viewer ”选中即可，软件将根据版图视图自动提取GDSII 格式的文件。
图 5-27然后点“Netlist ”选择原理图文件。
如果原理图视图与版图视图在同一个 cell下，选中“ Export from schematic viewer ”即可。
图 5-28选择完输入文件后，点 Calibre Interactive 窗口中的 Run LVS 按钮就可启动 LVS 了。
然后在弹出的窗口中一律点“ yes ”或“ OK ”，LVS 对比结束后就将出 现图 5-29 所示窗口。
如果版图与原理图一致，该窗口中将出现“笑脸” ，如不一 致，会给出错误提示。
图6-28退出Calibre 时，系统将提示是否保存Run Set，自己给Run Set 起个名，保存到/home/cdsusr/cds/run_set中/ ，下次使用时直接加载Run Set即可运行LVS。
反相器版图整体设计结束后，还要运行一次DRC，如果除金属面积问题外没有其它DRC 错误，LVS 通过，就证明版图设计是正确的。