第三章CPU子系统精品PPT课件
合集下载
中央处理器PPT课件
37
(1) 指令部件 指令部件的作用是完成取指令和指
令译码的操作。
38
包括程序计数器、指令寄存器、指 令译码器及地址形成部件。
39
* 程序计数器PC 程序计数器（Programming Counter,
简称PC）又称为指令计数器，其作用是 存储程序或指令的地址。
40
当程序开始执行时，PC中存放的是
执行指令。
8
CPU还具有诸如：程序的输入、运算结果 的输出、总线的控制、系统的中断的控 制以及计算机的异常工作状况的处理等 其它功能。
9
2、工作过程： 对于一台冯·诺曼结构的计算机的
工作过程是：将计算机的程序存储在计 算机主存中。
10
CPU将主存中的程序或命令逐条按序
取出，依据取出的程序或命令包含的信
44
* 指令寄存器IR 指令寄存器（Instruction
Register, 简称IR）用于保存当前正在 执行的指令。
45
* 指令译码器ID 指令译码器（Instruction Decoder,
简 称ID）又称操作码译码器，是对指 令寄存器的指令进行解析的部件。
46
* 地址形成部件 地址形成部件的作用是根据指令的
51
时序信号由时序控制器产生，一般
包括脉冲源、启停控制逻辑部件和节拍
信号发生器等部件组成。
52
脉冲源的作用是产生具有一定频率
和脉宽的时钟信号，为整个计算机系统
提供基准时钟信号。
53
启停控制逻辑部件的作用是：根据
计算机的需要，正确的控制时序部件的
各种信号的发生和停止，保证计算机各
部件有序的运行。
息内容完成特定的工作。
11
第三章 微处理器(CPU)
主流CPU CPU介绍 3.2.5 主流CPU介绍
Intel公司的新款 公司的新款CPU (1) Intel公司的新款CPU
Pentium 4 处理器 ，赛扬 (主频之战） 当Intel处理器的主频已经达到3.8G之时，彻底 放弃了4G计划 2003超线程技术->双核心CPU 英特尔 酷睿2 四核处理器 四个内核使得基于四核处理器的计算机成为处理 器密集型、高线程化应用程序 (vista同时出现 ） Core i 系列的诞生
3.2.1
CPU的基本概念 CPU的基本概念
主频、 1) 主频、外频和倍频
主频(内频 是 内核运行时的时钟频率 主频 内频)是CPU内核运行时的时钟频率 内频 内核运行时的 Speed，主频的高低直接影响CPU的运算速 CPUclock Speed，主频的高低直接影响 的运算速 度。
2) 地址总线宽度
CPU故障实例 3.5.2 CPU故障实例
1) 实例一 故障现象：一台Pentium 的微机，在正常 工作中常常不明不白地重新启动。 故障分析：可能是CPU有问题，也可能是电 源的+5V或PG的信号不稳定等问题。 解决方法：打开机箱，开机后发现CPU散热 风扇的+12V连接掉了，风扇停转，CPU过热 。接好风扇，开机运行一段时间故障依旧 ，由此可见，要特别注意检查CPU的散热。
AMD Athlon64 X2 4000+ AM2(65纳米/盒
3.3.1实验一 3.3.1实验一
(1) (2) (3) (4) (5) (6) (7)
识别CPU 识别CPU
观察CPU，了解CPU的结构和外部特征； 观察CPU，了解CPU的结构和外部特征； CPU CPU的结构和外部特征 将识别结果记录到下表； 将识别结果记录到下表； 识别CPU编号； CPU编号 识别CPU编号； CPU的基本构成和性能 的基本构成和性能； CPU的基本构成和性能； CPU的接口分类 的接口分类； CPU的接口分类； CPU的封装形式 的封装形式； CPU的封装形式； CPU的插座 的插座。 CPU的插座。
chapter3-4微处理器及其系统PPT课件
③ 双操作数指令：通常1个操作数在寄存器中，另一个操作数 可以在寄存器中，也可以在存储器中，或者是指令中给出 的立即数，但不允许两个操作数均在存储器中。
4
3.4.2 寻址方式
寻址方式就是CPU根据指令功能所规定的操作码如何自动 寻找相应的操作数的方式。
8086／8088的操作数可位于寄存器、存储器或I/O端口中。 对操作数可采用固定寻址、立即数寻址、寄存器寻址、存
11
4. 存储器寻址
8086/8088 CPU所寻址的操作数地址的偏移量（有效地址 EA）是一个不带符号的16位地址码，表示操作数所在段的 首地址与操作数地址之间的字节距离。所以，它实际上是 一个相对地址。
EA的值由汇编程序根据指令所采用的寻址方式自动计算得 出。计算EA的通式：
0
EA
基址值
14
（2） 间接寻址方式
间接寻址方式是指寄存器间接寻址方式，其操作数一定在 存储器中，而存储单元的有效地址EA则由寄存器指出。
寄存器间接寻址中的寄存器是基址寄存器BX、基址指针 寄存器BP、源变址寄存器SI和目的变址寄存器DI之一或它 们的某种组合。书写指令时，这些寄存器带有方括号［ ］。
根据所采用寄存器的不同，间接寻址方式可分为3种：基 址寻址方式、变址寻址方式、基址加变址寻址方式。
576B9H两单元中的字内容送AX。
25
5. 其他寻址方式
（1）串操作指令寻址方式 数据串（或称字符串）指令不能使用正常的存储器寻址方式来存
取数据串指令中使用的操作数。 执行数据串指令时，源串操作数第1个字节或字的有效地址应存
3
3.4.1 指令系统的特点及指令基本格式
指令的基本组成包括操作码和操作数两部分， 8086／8088指 令编码的基本格式：
4
3.4.2 寻址方式
寻址方式就是CPU根据指令功能所规定的操作码如何自动 寻找相应的操作数的方式。
8086／8088的操作数可位于寄存器、存储器或I/O端口中。 对操作数可采用固定寻址、立即数寻址、寄存器寻址、存
11
4. 存储器寻址
8086/8088 CPU所寻址的操作数地址的偏移量（有效地址 EA）是一个不带符号的16位地址码，表示操作数所在段的 首地址与操作数地址之间的字节距离。所以，它实际上是 一个相对地址。
EA的值由汇编程序根据指令所采用的寻址方式自动计算得 出。计算EA的通式：
0
EA
基址值
14
（2） 间接寻址方式
间接寻址方式是指寄存器间接寻址方式，其操作数一定在 存储器中，而存储单元的有效地址EA则由寄存器指出。
寄存器间接寻址中的寄存器是基址寄存器BX、基址指针 寄存器BP、源变址寄存器SI和目的变址寄存器DI之一或它 们的某种组合。书写指令时，这些寄存器带有方括号［ ］。
根据所采用寄存器的不同，间接寻址方式可分为3种：基 址寻址方式、变址寻址方式、基址加变址寻址方式。
576B9H两单元中的字内容送AX。
25
5. 其他寻址方式
（1）串操作指令寻址方式 数据串（或称字符串）指令不能使用正常的存储器寻址方式来存
取数据串指令中使用的操作数。 执行数据串指令时，源串操作数第1个字节或字的有效地址应存
3
3.4.1 指令系统的特点及指令基本格式
指令的基本组成包括操作码和操作数两部分， 8086／8088指 令编码的基本格式：
3CPU-1
25
2）第2组进位逻辑式 ） 组进位逻辑式
组内： 组内： C5 = G5 + P5CI C6 = G6 + P6G5 + P6P5CI C7 = G7 + P7G6 + P7P6G5 + P7P6P5CI
GⅡ 组间： 组间： C8 = G8 + P8G7 + P8P7G6 + P8P7P6G5 + P8P7P6P5CI PⅡ
4
DO 乘商寄存器
4
移位器
4
G、P 、 Cn+4
控制信息 4
ALU
4 多路选择器 4
Cn
多路选择器
用多路选择器作输入 逻辑， 逻辑，不需暂存操作 数； ALU增加乘、除功能， ALU增加乘、除功能， 增加乘 用乘商寄存器存放乘 乘积或商。 数、乘积或商。
15
DA
4
4
DB
4
A 地址
RAM
4
B 地址
Di
所以 CⅢ = GⅢ + PⅢ CⅡ
27
4）第4组进位逻辑式 ） 组进位逻辑式
组内： 组内： C13 = G13 + P13CⅢ C14 = G14 + P14G13 + P14P13CⅢ C15 = G15 +P15G14 +P15P14G13 +P15P14P13CⅢ
GⅣ 组间： 组间： C16 = G16 +P16G15 +P16P15G14 +P16P15P14G13 + P16P15P14P13CⅢ PⅣ
4
（2）暂存器 ）
暂存器对编程者来说是透明的，即在程序 中不会出现。 作用：暂时存放CPU处理过程中的临时信息， 避免破坏通用寄存器的内容。 例如，实现从内存的单元A传送数据到另一个 单元B。从单元A读出的数据先送到CPU中的 一个暂存器，然后再从暂存器送入单元B。
2）第2组进位逻辑式 ） 组进位逻辑式
组内： 组内： C5 = G5 + P5CI C6 = G6 + P6G5 + P6P5CI C7 = G7 + P7G6 + P7P6G5 + P7P6P5CI
GⅡ 组间： 组间： C8 = G8 + P8G7 + P8P7G6 + P8P7P6G5 + P8P7P6P5CI PⅡ
4
DO 乘商寄存器
4
移位器
4
G、P 、 Cn+4
控制信息 4
ALU
4 多路选择器 4
Cn
多路选择器
用多路选择器作输入 逻辑， 逻辑，不需暂存操作 数； ALU增加乘、除功能， ALU增加乘、除功能， 增加乘 用乘商寄存器存放乘 乘积或商。 数、乘积或商。
15
DA
4
4
DB
4
A 地址
RAM
4
B 地址
Di
所以 CⅢ = GⅢ + PⅢ CⅡ
27
4）第4组进位逻辑式 ） 组进位逻辑式
组内： 组内： C13 = G13 + P13CⅢ C14 = G14 + P14G13 + P14P13CⅢ C15 = G15 +P15G14 +P15P14G13 +P15P14P13CⅢ
GⅣ 组间： 组间： C16 = G16 +P16G15 +P16P15G14 +P16P15P14G13 + P16P15P14P13CⅢ PⅣ
4
（2）暂存器 ）
暂存器对编程者来说是透明的，即在程序 中不会出现。 作用：暂时存放CPU处理过程中的临时信息， 避免破坏通用寄存器的内容。 例如，实现从内存的单元A传送数据到另一个 单元B。从单元A读出的数据先送到CPU中的 一个暂存器，然后再从暂存器送入单元B。
组成原理ch3CPU子系统-6微程序控制方式
微指令中设置AI字段，控制 加法器的输入选择。
B R、C D、F D
同一组
3
AI
000 不发命令 001 R A 010 C A 011 D B 100 F B …
15
SWPU
3.6.2 微指令的编码方式
3 3 A
计算机组成原理
加法器A输入端的控制命令放AI字段， B输入端的控制命令放BI字段。
加法器 B
2、后继微指令地址形成
得到微程序入口以后，就开始执行微程序，后继微地 址的形成方法对微程序编制的灵活性影响很大。通常采用 两种方法形成后继微地址：
(1)增量方式（顺序-转移型微地址） 以顺序执行为主，配合各种常规转移方式 微指令格式：
微命令字段
微地址字段
给出后继微地址 的形成条件
21
SWPU
3.6.2 微地址的形成方式
SWPU
3.6.1 微程序控制器——工作过程
微命令序列
计算机组成原理
IR
PSW PC
微地址 形成电路
微地址寄存器 µ AR
译码器 µ IR 微命令字段 微地址字段
控制存储器(CM)
（1）取机器指令(公共操作） CM
取指微指令
µ IR
微命令字段
译码器 IR
微命令
机器指令
8
SWPU
3.6.1 微程序控制——工作过程
计算机组成原理
微指令的编码
微命令字段 微地址字段
1、直接控制法（不译法）
特点： 一位一个控 制信号，不需要译 码，直接产生微命 令信号。
PC A SP A Ri A CPMBR
uIR
0/1 0/1 0/1 直接控制法（不译码法）
0/1
B R、C D、F D
同一组
3
AI
000 不发命令 001 R A 010 C A 011 D B 100 F B …
15
SWPU
3.6.2 微指令的编码方式
3 3 A
计算机组成原理
加法器A输入端的控制命令放AI字段， B输入端的控制命令放BI字段。
加法器 B
2、后继微指令地址形成
得到微程序入口以后，就开始执行微程序，后继微地 址的形成方法对微程序编制的灵活性影响很大。通常采用 两种方法形成后继微地址：
(1)增量方式（顺序-转移型微地址） 以顺序执行为主，配合各种常规转移方式 微指令格式：
微命令字段
微地址字段
给出后继微地址 的形成条件
21
SWPU
3.6.2 微地址的形成方式
SWPU
3.6.1 微程序控制器——工作过程
微命令序列
计算机组成原理
IR
PSW PC
微地址 形成电路
微地址寄存器 µ AR
译码器 µ IR 微命令字段 微地址字段
控制存储器(CM)
（1）取机器指令(公共操作） CM
取指微指令
µ IR
微命令字段
译码器 IR
微命令
机器指令
8
SWPU
3.6.1 微程序控制——工作过程
计算机组成原理
微指令的编码
微命令字段 微地址字段
1、直接控制法（不译法）
特点： 一位一个控 制信号，不需要译 码，直接产生微命 令信号。
PC A SP A Ri A CPMBR
uIR
0/1 0/1 0/1 直接控制法（不译码法）
0/1
计算机硬件基础4中央处理器(对应教材第3章)PPT课件
17
三、8086 CPU的内部结构
8086内部由两部分组成： 执行单元（EU） 总线接口单元（BIU）
18
执行单元
功能：执行指令，具体操作如下
从IPQ中取指令代码 译码
完成指定的操作 结果保存到目的操作数 运算特征保存在标志寄存器FLAGS（仅对影响标志的指令）
19
总线接口单元
功能： 从内存中取指令到指令预取队列IPQ； 负责与内存或I/O接口之间的数据传送； 在执行转移指令时，BIU将清除IPQ，然后
15
主要引线
DEN：输出，三态 数据总线允许信号。用来打开外部数据总线缓 冲器。
DT/R：输出，三态 表明CPU正在传送还是接收数据，用来作为外部 数据总线缓冲器的方向控制；
ALE：输出 地址锁存允许信号，表示地址/数据总线上传输 的是地址信号。
➢以上三个信号的用法见下页图
16
主要引线
8
串行工作方式
8086以前的CPU采用串行工作方式
CPU 取指令1 执行1 取指令2 执行2 取指令3 执行3
BUS
忙碌
t0
空闲
t1
忙碌
t2
空闲
t3
忙碌
t4
空闲
t5
➢6个周期执行了3条指令
9
并行工作方式
8086CPU采用并行工作方式
CPU 取指令1 执行1
取指令2 执行2
取指令3 执行3
取指令4 执行4
14
主要引线
控制信号： WR：输出，三态
写选通信号，表示CPU正在写数据到MEM或I/O设备。 RD：输出，三态
读信号，表示CPU正在从总线上读来自于MEM或I/O设 备的数据。
M/IO：输出，三态 区分是读写存储器还是读写I/O端口（即地址总线上 的地址是存储器地址还是I/O端口地址）。
三、8086 CPU的内部结构
8086内部由两部分组成： 执行单元（EU） 总线接口单元（BIU）
18
执行单元
功能：执行指令，具体操作如下
从IPQ中取指令代码 译码
完成指定的操作 结果保存到目的操作数 运算特征保存在标志寄存器FLAGS（仅对影响标志的指令）
19
总线接口单元
功能： 从内存中取指令到指令预取队列IPQ； 负责与内存或I/O接口之间的数据传送； 在执行转移指令时，BIU将清除IPQ，然后
15
主要引线
DEN：输出，三态 数据总线允许信号。用来打开外部数据总线缓 冲器。
DT/R：输出，三态 表明CPU正在传送还是接收数据，用来作为外部 数据总线缓冲器的方向控制；
ALE：输出 地址锁存允许信号，表示地址/数据总线上传输 的是地址信号。
➢以上三个信号的用法见下页图
16
主要引线
8
串行工作方式
8086以前的CPU采用串行工作方式
CPU 取指令1 执行1 取指令2 执行2 取指令3 执行3
BUS
忙碌
t0
空闲
t1
忙碌
t2
空闲
t3
忙碌
t4
空闲
t5
➢6个周期执行了3条指令
9
并行工作方式
8086CPU采用并行工作方式
CPU 取指令1 执行1
取指令2 执行2
取指令3 执行3
取指令4 执行4
14
主要引线
控制信号： WR：输出，三态
写选通信号，表示CPU正在写数据到MEM或I/O设备。 RD：输出，三态
读信号，表示CPU正在从总线上读来自于MEM或I/O设 备的数据。
M/IO：输出，三态 区分是读写存储器还是读写I/O端口（即地址总线上 的地址是存储器地址还是I/O端口地址）。
计算机导论课件第3章
3.2.5 输出设备
打印机：用于将计算机运行结果打印在纸上 。
针式打印机 激光打印机 喷墨打印机
3.2.5 输出设备
针式打印机
打印头上有若干根打印针，打印时相应的打印针撞击色 带来完成打印工作，常用的是24针打印机。 优点是价格低，打印成本低；缺点是打印速度慢，打印 质量低，噪音大。 基本上已被激光打印机取代，在银行、超市和邮局等需 要多联票据打印的地方还在使用。
3.2.4 输入设备
扫描仪
是一种将图像信息输入计算机的输入设备，它将大面积的图像 分割成条或块，逐条或逐块依次扫描，利用光电转换元件转换 成数字信号并输入计算机。 利用扫描仪可以输入图像和图片，也可以输入文字。
跟踪球
看上去像一个倒置的鼠标，功能类似于鼠标。跟踪球常被附加 在或内置于键盘上，特别是笔记本键盘上。 优点是它比鼠标需要的桌面空间要小，用手指触摸跟踪球就可 完成相应的鼠标操作。
3.2.3 外存储器
固态硬盘
固态硬盘的接口规范、功能及使用方法与普通硬盘相同，在产 品外形和尺寸上也与普通硬盘一致 。 相对于普通硬盘，固态硬盘的优点是读写速度快、防震动抗摔 碰性能好、无噪音、更轻便，缺点是价格比较高、擦写次数有 限制、硬盘损坏后数据难以恢复。
3.2.3 存储器
光盘：根据激光照射后反射的不同表示不同信息。
3.2.5 输出设备
喷墨打印机
打印头上有许多小喷嘴，使用液体墨水，精细的 小喷嘴将墨水喷到纸面上来产生字符或图像等要 打印的内容。
优点是价格便宜，打印精度较高，噪音低； 缺点 是墨水消耗量大，打印速度慢。
3.2.5 输出设备
激光打印机
采用激光和电子放电技术，通过静电潜像，再用 碳粉使潜像变成粉像，加热后碳粉固定，最后印 出内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
若干时钟
设备使用 总线
若干时钟
CPU使用 总线
设备请求 CPU响应， 设备释放 总线权 总线权交设备 总线权
CPU 设备 CPU 设备 CPU 设备
3.1.3控制器分类
控制器的任务是决定在什么时间、根据什么条件、发出什么命 令、做什么事。
产生微命令的依据是时间、指令代码、状态、外部请求，这些
信息作为逻辑变量，经组合逻辑电路产生微命令序列，则为组
总线周期(4T)
同步方式
时钟
T1 T2 T3 Tw4
送地址
读/写数据
总线周期(5T)
T4
结束
扩展同步方式
③同步方式引入异步应答 以固定时钟周期作为时序基础，引入异步
方式中的应答思想。
例.8088最大模式，用一根总线请求/应答线 实现总线权的转移。(三脉冲总线请求应答)
CPU使用 总线
请求/应答
CPU使用 总线
用来存放CPU与主存之间交换的信息。
3.微命令产生部件
电位型
产生全机所需的各种微命令 脉冲型
控制最基本的操作(微操作)的命令
4.时序系统
控制操作时间和操作时刻。
振荡器
分频器
时钟脉冲
产生脉冲型 微命令，控 制定时操作
工作脉冲
产生电位
型微命令，
控制操作
时钟周期(节拍) 时间段
5.CPU内部的数据通路结构 1)单组内总线、分立寄存器结构
4）程序计数器
用来指示指令在存储器中存放的位置，存放下一条要执行的指
令的地址。
顺序执行
PC自动+1 通过ALU使PC+1
转移执行: PC先+1，再用转移地址修改PC
5）程序状态字寄存器(PSW)
用来记录现行程序的运行状态和指示程序的工作方式。内容可 分为特征位和编程设定位。
15
12 11
工作方式
● 主设备：
申请并掌握总线权的设备。 主
从
● 从设备： 响应主设备请求的设备。
发/接
接/发
● 操作流程：
主设备输出端与总线连接
主设备获得总线控制权
主设备询问从设备
从设备准备好？ N
Y
主设备发送/接收数据
主设备释放总线控制权
主设备输出端与总线断开
③优缺点： 时间安排紧凑、合理。 但控制复杂。
④应用场合：用于异步总线操作(各挂接部 件速度差异大，传送时间不确定，传送距离 较远)。
程序优先级高于外部优先级，不响应 程序优先级低于外部优先级，可响应
（4）工作方式
PSW在CPU中，
规定程序的特权级。
反映程序运行 状态；控制/状
用户方式：禁止程序执行某些指令 态字在接口中,
核心方式：允许程序执行所有指令 反映CPU命令、
设备状态。
6）地址寄存器（MAR）
存放被访问单元的地址。
7）数据缓冲寄存器（MBR）
执行指令时，由组合逻辑电路(微命令发生器) 在相应时间发出所需微命令，控制有关操作。
工作周期1 控制不同阶段操作时间 取指
工作周期2 工作周期3
取数
指令周期
执行1.同步控制方式来自由CPU或其他设备提供
①定义： 各项操作受统一时序控制。
②特点：有明显时序时间划分，时钟周期长度固定， 各步操作的衔接、各部件之间的数据传送受严格同 步定时控制。
③优缺点：时序关系简单，时序划分规整， 控制不复杂；控制逻辑易于集中，便于管理。
合逻辑控制器，若这些信息形成相应的微程序地址，通过执行
微指令直接产微命令序列，则为微程序控制器。
1.组合逻辑控制器
微命令序列
送M
I/O状态 控制台信息
运行状态
微命令 发生器
…...
PC
+1
译 码
地址形成
送M或运算 器
PSW
时序
θ寻 D
IR
来自M
综合化简产生微命令的条件，形成逻辑式，用组合 逻辑电路实现。
运算器的核心，完成具体的运算功能。通过加法器实现运算操 作（由全加器求和、由进位链传递进位信号）。 3)输出逻辑 通过多路选择器进行左移、右移、直传、高低字节交换。
2.寄存器组
1）通用寄存器：提供操作数，存放运算结果。 2）暂存器：暂时存放某些中间过程所产生的信息，避免破坏通 用寄存器的内容。
3）指令寄存器：存放当前正在执行的指令，输出操作码信息、 地址信息，是产生微命令的主要逻辑依据。
时间安排不合理。 ④应用场合：用于CPU内部、设备内部、系 统总线操作 (各挂接部件速度相近，传送时间确 定，传送距离较近)。
2.异步控制 ①定义：各项操作按不同需要安排时间， 不受统一时序控制。
②特点：无统一时钟周期划分，各操作间的
衔接和各部件之间的信息交换采用异步应答
方式。
例.异步传送操作
总线
87 6 5 4 3 2 1 0
优先级 T N Z V C
（1）条件码
C=1 进位
反映程序运行结果 （2）跟踪标志
V=1 溢出 Z=1 结果为0 N=1 结果为负
为程序查错设置的断点标志T。
T=1, 执行跟踪程序
程序 初始化置T为1
测试T 跟踪程序
….. ... ...
（3）优先级 为现行程序赋予优先级别，以决定是否 响应外部中断请求。
第三章 CPU
本章主要讨论： CPU组成
运算器 控制器 数据通路结构 与外部的连接
CPU工作原理
指令的执行过程
3.1概述 3.1.1CPU的基本组成 1.运算部件
输出逻辑
ALU
输入逻辑
输入逻辑
通用寄存器组
1）输入逻辑 分别选择两个参加运算的操作数，可为选择器或暂存器。
2）算术、逻辑运算部件（ALU）
3.同步方式的变化 ①不同指令安排不同时钟周期数 指令周期长度可变，时钟周期长度不变。 可用计数器指示时钟周期数的变化。 ②总线周期中插入延长周期
经总线传送一次数据所用的时间(送地址、读/写)
总线周期长度可变，时钟周期长度不变。
例.一个总线周期包含4个时钟周期
时钟
T1 T2 T3 T4
送地址 读/写数据 结束
● 采用三级时序系统：
指令周期
工作周期1 工作周期2
工作周期n
…. ……
时钟周期1 (节拍1)
时钟周期2 (节拍2)
时钟周期m (节拍m)
工作脉冲1 工作脉冲2
工作脉冲k
……….
…..
● 时序关系：
晶振输出
工作脉冲P 对微操作定时
打入IR 打入PC
时钟T1 控制分步操作时间
取出指令
时钟T2
修改PC
内总线
移位器
ALU
R0
Rn
选择器
选择器
R0
Rn
R0
Rn
特点：采用分立寄存器，一组单向数据总线，以ALU为内部 数据传送通路的中枢。
2)单组内总线、集成寄存器结构
移位器
R0
ALU
暂存器
暂存器
Rn
内总线 特点：集成寄存器组，一组双向数据总线，ALU输入端 设置暂存器。
3)多组内总线结构
3.1.2时序控制方式 即时序信号与操作的关系
设备使用 总线
若干时钟
CPU使用 总线
设备请求 CPU响应， 设备释放 总线权 总线权交设备 总线权
CPU 设备 CPU 设备 CPU 设备
3.1.3控制器分类
控制器的任务是决定在什么时间、根据什么条件、发出什么命 令、做什么事。
产生微命令的依据是时间、指令代码、状态、外部请求，这些
信息作为逻辑变量，经组合逻辑电路产生微命令序列，则为组
总线周期(4T)
同步方式
时钟
T1 T2 T3 Tw4
送地址
读/写数据
总线周期(5T)
T4
结束
扩展同步方式
③同步方式引入异步应答 以固定时钟周期作为时序基础，引入异步
方式中的应答思想。
例.8088最大模式，用一根总线请求/应答线 实现总线权的转移。(三脉冲总线请求应答)
CPU使用 总线
请求/应答
CPU使用 总线
用来存放CPU与主存之间交换的信息。
3.微命令产生部件
电位型
产生全机所需的各种微命令 脉冲型
控制最基本的操作(微操作)的命令
4.时序系统
控制操作时间和操作时刻。
振荡器
分频器
时钟脉冲
产生脉冲型 微命令，控 制定时操作
工作脉冲
产生电位
型微命令，
控制操作
时钟周期(节拍) 时间段
5.CPU内部的数据通路结构 1)单组内总线、分立寄存器结构
4）程序计数器
用来指示指令在存储器中存放的位置，存放下一条要执行的指
令的地址。
顺序执行
PC自动+1 通过ALU使PC+1
转移执行: PC先+1，再用转移地址修改PC
5）程序状态字寄存器(PSW)
用来记录现行程序的运行状态和指示程序的工作方式。内容可 分为特征位和编程设定位。
15
12 11
工作方式
● 主设备：
申请并掌握总线权的设备。 主
从
● 从设备： 响应主设备请求的设备。
发/接
接/发
● 操作流程：
主设备输出端与总线连接
主设备获得总线控制权
主设备询问从设备
从设备准备好？ N
Y
主设备发送/接收数据
主设备释放总线控制权
主设备输出端与总线断开
③优缺点： 时间安排紧凑、合理。 但控制复杂。
④应用场合：用于异步总线操作(各挂接部 件速度差异大，传送时间不确定，传送距离 较远)。
程序优先级高于外部优先级，不响应 程序优先级低于外部优先级，可响应
（4）工作方式
PSW在CPU中，
规定程序的特权级。
反映程序运行 状态；控制/状
用户方式：禁止程序执行某些指令 态字在接口中,
核心方式：允许程序执行所有指令 反映CPU命令、
设备状态。
6）地址寄存器（MAR）
存放被访问单元的地址。
7）数据缓冲寄存器（MBR）
执行指令时，由组合逻辑电路(微命令发生器) 在相应时间发出所需微命令，控制有关操作。
工作周期1 控制不同阶段操作时间 取指
工作周期2 工作周期3
取数
指令周期
执行1.同步控制方式来自由CPU或其他设备提供
①定义： 各项操作受统一时序控制。
②特点：有明显时序时间划分，时钟周期长度固定， 各步操作的衔接、各部件之间的数据传送受严格同 步定时控制。
③优缺点：时序关系简单，时序划分规整， 控制不复杂；控制逻辑易于集中，便于管理。
合逻辑控制器，若这些信息形成相应的微程序地址，通过执行
微指令直接产微命令序列，则为微程序控制器。
1.组合逻辑控制器
微命令序列
送M
I/O状态 控制台信息
运行状态
微命令 发生器
…...
PC
+1
译 码
地址形成
送M或运算 器
PSW
时序
θ寻 D
IR
来自M
综合化简产生微命令的条件，形成逻辑式，用组合 逻辑电路实现。
运算器的核心，完成具体的运算功能。通过加法器实现运算操 作（由全加器求和、由进位链传递进位信号）。 3)输出逻辑 通过多路选择器进行左移、右移、直传、高低字节交换。
2.寄存器组
1）通用寄存器：提供操作数，存放运算结果。 2）暂存器：暂时存放某些中间过程所产生的信息，避免破坏通 用寄存器的内容。
3）指令寄存器：存放当前正在执行的指令，输出操作码信息、 地址信息，是产生微命令的主要逻辑依据。
时间安排不合理。 ④应用场合：用于CPU内部、设备内部、系 统总线操作 (各挂接部件速度相近，传送时间确 定，传送距离较近)。
2.异步控制 ①定义：各项操作按不同需要安排时间， 不受统一时序控制。
②特点：无统一时钟周期划分，各操作间的
衔接和各部件之间的信息交换采用异步应答
方式。
例.异步传送操作
总线
87 6 5 4 3 2 1 0
优先级 T N Z V C
（1）条件码
C=1 进位
反映程序运行结果 （2）跟踪标志
V=1 溢出 Z=1 结果为0 N=1 结果为负
为程序查错设置的断点标志T。
T=1, 执行跟踪程序
程序 初始化置T为1
测试T 跟踪程序
….. ... ...
（3）优先级 为现行程序赋予优先级别，以决定是否 响应外部中断请求。
第三章 CPU
本章主要讨论： CPU组成
运算器 控制器 数据通路结构 与外部的连接
CPU工作原理
指令的执行过程
3.1概述 3.1.1CPU的基本组成 1.运算部件
输出逻辑
ALU
输入逻辑
输入逻辑
通用寄存器组
1）输入逻辑 分别选择两个参加运算的操作数，可为选择器或暂存器。
2）算术、逻辑运算部件（ALU）
3.同步方式的变化 ①不同指令安排不同时钟周期数 指令周期长度可变，时钟周期长度不变。 可用计数器指示时钟周期数的变化。 ②总线周期中插入延长周期
经总线传送一次数据所用的时间(送地址、读/写)
总线周期长度可变，时钟周期长度不变。
例.一个总线周期包含4个时钟周期
时钟
T1 T2 T3 T4
送地址 读/写数据 结束
● 采用三级时序系统：
指令周期
工作周期1 工作周期2
工作周期n
…. ……
时钟周期1 (节拍1)
时钟周期2 (节拍2)
时钟周期m (节拍m)
工作脉冲1 工作脉冲2
工作脉冲k
……….
…..
● 时序关系：
晶振输出
工作脉冲P 对微操作定时
打入IR 打入PC
时钟T1 控制分步操作时间
取出指令
时钟T2
修改PC
内总线
移位器
ALU
R0
Rn
选择器
选择器
R0
Rn
R0
Rn
特点：采用分立寄存器，一组单向数据总线，以ALU为内部 数据传送通路的中枢。
2)单组内总线、集成寄存器结构
移位器
R0
ALU
暂存器
暂存器
Rn
内总线 特点：集成寄存器组，一组双向数据总线，ALU输入端 设置暂存器。
3)多组内总线结构
3.1.2时序控制方式 即时序信号与操作的关系