PSR变压器设计
PSR电源设计资料
目前比较流行的低成本、超小占用空间方案设计基本都是采用PSR原边反馈反激式，通过原边反馈稳压省掉电压反馈环路( TL431和光耦)和较低的EMC辐射省掉Y电容，不仅省成本而且省空间，得到很多电源工程师采用。
比较是新技术，目前针对PSR原边反馈开关电源方案设计的相关讯息在行业中欠缺。
下面结合实际来讲讲我对PSR原边反馈开关电源设计的独特”方法一一以实际为基础。
要求条件：全电压输入，输出5V/1A，符合能源之星2之标准，符合IEC60950 和EN55022安规及EMC标准。
因充电器为了方便携带，一般都要求小体积，所以针对5W的开关电源充电器一般都采用体积较小的EFD-15和EPC13的变压器，此类变压器按常规计算方式可能会认为CORE太小，做不到，如果现在还有人这样认为，那你就OUT 了。
磁芯以确定，下面就分别讲讲采用EFD15和EPC13的变压器设计5V/1A 5W的电源变压器。
1. EFD15变压器设计目前针对小变压器磁芯，特别是小公司基本都无从得知CORE的B/H曲线，因PSR线路对变压器漏感有所要求。
所以从对变压器作最小漏感设计入手：已知输出电流为1A，5W功率较小，所以铜线的电流密度选8A/mm2,次级铜线直径为：SQRT(1/8/3.14)*2=0.4mm, n r2=I/J---r 2=I/(J n ) —r=sqrt(1/(8*3.14))=0.1995通过测量或查询BOBBIN 资料可以得知，EFD15的BOBBIN 的幅宽为9.2mm 。
因次级采用三重绝缘线，0.4mm 的三重绝缘线实际直径为0.6mm.为了减小漏感把次级线圈设计为1整层，次级杂数为：9.2/0.6mm=15.3Ts, 取15Ts.因IC内部一般内置VDS耐压600~650V 的MOS，考虑到漏感尖峰，需留50~100V 的应力电压余量，所以反射电压需控制在100V以内，得：(Vout+VF)*n<100, 即: * 100/ (5+1 ) ,n<16.6,取n=16.5, 得初级匝数NP=15*16.5=247.5取NP=248 ，代入上式验证，(Vout+VF ) *(NP/NS)<100,即(5+1)*(248/15)=99.2<100, 成立。
一起设计PSR原边反馈开关电源变压器
一起设计PSR原边反馈开关电源变压器
PSR原边反馈设计开关电源变压器是工程师们常用的方法，对于新手来说，可能会存在很多疑惑，或不熟悉的地方，小编就针对这一情况和朋友们分享一款利用PSR原边反馈的开关电源变压器设计方法。
全电压输入，输出5V/1A，符合能源之星2之标准，符合IEC60950和
EN55022安规及EMC标准。
因充电器为了方便携带，一般都要求小体积，所以针对5W的开关电源充电器一般都采用体积较小的EFD-15和EPC13的变压器，此类变压器按常规计算方式可能会认为CORE太小，做不到，如果现在还有人这样认为，那你就OUT了。
磁芯已确定，下面就分别讲讲采用EFD15和EPC13的变压器设计5V/1A 5W的电源变压器。
（1）EFD15变压器设计
目前针对小变压器磁芯，特别是小公司基本都无从得知CORE的B/H曲线，因PSR线路对变压器漏感有所要求。
所以从对变压器作最小漏感设计入手：已知输出电流为1A，5W功率较小，所以铜线的电流密度选8A/mm2,次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm。
通过测量或查询BOBBIN资料可以得知，EFD15的BOBBIN的幅宽为9.2mm。
因次级采用三重绝缘线，0.4mm 的三重绝缘线实际直径为0.6mm.
为了减小漏感把次级线圈设计为1整层，次级杂数为：9.2/0.6mm=15.3Ts,取15Ts.
因IC内部一般内置VDS耐压600~650V的MOS，考虑到漏感尖峰，需留50~100V的应力电压余量，所以反射电压需控制在100V以内，得：。
PSR变压器计算-发放版
V
骨架 初级电感量 初级电感量（QR模式算法） 下偏置电阻 上偏置电阻 电流检测电阻Rcs 输出二极管反压
EPC17
971 uH 1322 uH
5.1 KΩ 30.3 KΩ 1.34 Ω 33.0 V
V V V uF mm2 mm
1.00 mm 107.89127 9.00 9 72 13.3 120.0 120.0 72.00 3.0 0.232 25.00 25.00 0.3653846 0.23 0.025 0.15 2.375122 2.475122 Vdc Ts Ts
V
Bmax 验证(要小于3000） 2,392.34 Guss Bmax 验证(QR模式算法同上） 3,257.86 Guss
Ts Ts V mm Ts Ts mm mm mm mm mm mm
E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+2TAPE
次级峰值电流Ipks 8.4 A 反射电压 72 V 匝比N 13.333333 初级峰值电流Ipk 0.67 A
单位
Watts V
输出结果参数
实取初级匝数 初级线径 实取次级匝数 次级线径(三层绝缘线） 实取VCC绕组匝数 屏蔽绕组匝数
值
120 0.23 9 1.00 25 63
单位
Ts mm Ts mm Ts Ts
10.5 5 2.1 55 0.5 90 60 0.40 9.5 2 0.4 15 2 0.9 82.00% 16.4 22.8 0.80
PSR Flayback Transformer Desing 输入设计参数 值
Output power(輸出功率): 输出电压 輸出電流(A) 振荡频率Fs Td/T 最小输入电压 工频频率（低电压） 占空比 实际使用变压器骨架幅宽 变压器单边槽深 次级整流管压降VF VCC电压 取样基准电压FB CS脚过流保护阈值Vth-OC 设定转换效率 输入高压滤波电容容量 磁芯Ae值 Dws1(次級線徑) Dws1(使用三重绝缘线次級線徑) 输入最小电压（Vin_min） 次级匝数(绕层取整一层） 次级圈数取整 Vor(反射电压) 匝比n 初级绕组匝数 初级圈数取整 验证初级圈数 初级绕制层数 初计预算线径 VCC绕组圈数 VCC绕组圈数取整 VCC绕组线径（绕层取一整层） 实际取VCC绕组线径 胶纸厚度 屏蔽绕组E1线径 绕线方式1(顺绕+双屏蔽）槽深 绕线方式2（三明治+双屏蔽）槽深
PSR变压器DCM资料整理
1：出自/topic/6711661：【原创】PSR原边反馈开关电源设计之一——变压器设计目前比较流行的低成本、超小占用空间方案设计基本都是采用PSR原边反馈反激式，通过原边反馈稳压省掉电压反馈环路（TL431和光耦）和较低的EMC辐射省掉Y电容，不仅省成本而且省空间，得到很多电源工程师采用。
比较是新技术，目前针对PSR原边反馈开关电源方案设计的相关讯息在行业中欠缺。
下面结合实际来讲讲我对PSR原边反馈开关电源设计的“独特”方法——以实际为基础。
要求条件：全电压输入，输出5V/1A，符合能源之星2之标准，符合IEC60950和EN55022安规及EMC 标准。
因充电器为了方便携带，一般都要求小体积，所以针对5W的开关电源充电器一般都采用体积较小的EFD-15和EPC13的变压器，此类变压器按常规计算方式可能会认为CORE太小，做不到，如果现在还有人这样认为，那你就OUT了。
磁芯以确定，下面就分别讲讲采用EFD15和EPC13的变压器设计5V/1A 5W的电源变压器。
1. EFD15变压器设计目前针对小变压器磁芯，特别是小公司基本都无从得知CORE的B/H曲线，因PSR线路对变压器漏感有所要求。
所以从对变压器作最小漏感设计入手：已知输出电流为1A，5W功率较小，所以铜线的电流密度选8A/mm2,次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm。
通过测量或查询BOBBIN资料可以得知，EFD15的BOBBIN的幅宽为9.2mm。
因次级采用三重绝缘线，0.4mm的三重绝缘线实际直径为0.6mm.为了减小漏感把次级线圈设计为1整层，次级杂数为：9.2/0.6mm=15.3Ts,取15Ts.因IC内部一般内置VDS耐压600~650V的MOS，考虑到漏感尖峰，需留50~100V的应力电压余量，所以反射电压需控制在100V以内，得：(Vout+VF)*n<100,即：n<100/（5+1）,n<16.6,取n=16.5,得初级匝数NP=15*16.5=247.5取NP=248，代入上式验证，（Vout+VF）*(NP/NS)<100,即(5+1)*(248/15)=99.2<100,成立。
变压器的设计范文
变压器的设计范文变压器是一种用于将交流电能从一个电路传递到另一个电路的电气设备。
它通过电磁感应原理工作，将输入电压变换为所需的输出电压。
变压器广泛应用于输电、发电、配电和电子设备中，因此其设计非常重要。
1.确定变压器的功率需求：首先，需要确定所需的输入功率和输出功率。
输入功率是指从电源输入的功率，而输出功率则是输出给负载的功率。
这些功率决定了变压器的尺寸和材料的选取。
2.确定变压器的额定电压：根据所需的输出电压和输入电压，可以计算变压器的变比。
变比是指输入电压与输出电压之间的比值。
选择适当的额定电压可以确保系统的稳定性和安全性。
3.计算变压器的绕组参数：变压器绕组是变压器的核心部分，负责将电能从一个线圈传递到另一个线圈。
绕组的设计涉及到导线的直径、绕组的层间绝缘和绕组的电阻等参数。
这些参数需要满足电流容量、损耗和温度升高等考虑。
4.选择合适的磁芯材料：变压器的磁芯是通过电磁感应实现能量传递的关键部分。
常用的磁芯材料包括硅铁、镍铁等。
根据所需的磁通密度和工作频率选择合适的磁芯材料。
5.设计变压器的冷却系统：由于变压器在工作过程中会产生热量，所以需要设计合适的冷却系统来散热。
常见的冷却系统包括自然冷却、风冷和水冷等。
根据功率需求和环境条件选择适当的冷却系统。
6.进行电路分析和模拟：通过使用电路分析工具和模拟软件，可以模拟和优化变压器的设计。
这可以节省时间和成本，并确保所设计的变压器符合要求。
7.制作和测试样品：在进行大规模制造之前，必须制作和测试样品。
这可以帮助验证设计的正确性和可行性，并进行必要的改进。
8.进行负载和故障测试：在将变压器投入使用之前，必须进行负载和故障测试。
这些测试可以确保变压器在高负载和故障条件下的性能和安全性。
电源设计中的原边反馈控制和副边反馈控制方案分析-技术方案
电源设计中的原边反馈控制和副边反馈控制方案分析-技术方案一、原边反馈控制、副边反馈控制方案分析PSR(Primary Side Regulator)即原边反馈，用于反激式开关电源中，其利用辅助线圈来提取副边线圈上的输出电压信号。
由于辅助线圈与副边线圈上的电压与匝数比有关，且在副边线圈去磁结束点(即线圈上的电流下降至零时)，电源输出电压等于副边线圈上的电压，采样该反馈电压信号，经控制芯片处理得到理想的PWM控制信号，用于控制原边侧功率管的开关，功率管的开关时间决定了变压器上能量储存的多少，从而也直接影响了副边输出电压的大小。
利用这一系列的反馈关系，终可得到稳定的电压输出。
SSR(Secondary Side Regulator)即副边反馈，副边反馈控制技术是发展较早的反激式开关电源控制技术，其对输出电压的提取过程直接在变压器的副边电压输出端完成，因此需要在副边增加光耦、TL431及相关阻容元件，其中TL431为误差放大器，能够实时监测输出电压，并将监测结果以电流的形式通过光耦反馈至原边，同时保证输入端与输出端的隔离。
二、两者的比较如下为思睿达原边反馈控制(PSR)方案和副边反馈控制(SSR)方案。
C6267原边反馈控制方案C5269S副边反馈控制方案三、原边、副边方案如何选?比如在充电器领域，直接对电池充电的应用，一般会对空载电压精度要求高，可以选择副边电源IC+恒流芯片来做。
通过电池管理芯片，对电池充电的。
因为电池管理芯片会有过压和过流保护，可以直接选用原边方案来进行，这样成本相对于副边的方案来说会降低很多。
有时候也可以和客户讨论客户的设计方案来降低成本，引导客户开案。
如在LED灯领域，每串灯珠的前面没有加上一个限流电阻。
那么，在电源线路设计中，用副边方案的IC+高精度恒流方案来做，价格较高;用原边方案，原边的恒流精度在生产中很难达到客户的要求。
但是在每串灯珠的前面加上一个限流电阻，那么就可以直接用原边方案来进行设计，既可达到客户要求，又可以节约成本。
PSR原理讲析
PSR的布线技巧小结
• PSR电路对地线走线多采用“一点接地” 的布局，接高压电解电容地。但FB的电阻 地和芯片地应接在VDD的地，不可接在高 压电解容地和Rcs电阻地之间。Rcs电阻地 和VDD的地连接在高压电解电容地上。
• 芯片FB走线必须短，降低输出电流对输入 电压的敏感度。
• VDD（接地走线）和电容有相同网络结点， 要优先经过电容滤波。
变压器漏感最大不宜超过15% ，建议 一般使用三明治夹层绕法，减小漏感；
PSR接地线一般不宜过孔，不得以可以 采用多个过孔阵列以减小过孔压降；
PSR的VCC电压不宜过高，一般IC取 15V即可，太高除导致IC可能OVP外， 会导致EMC效果变差； RCD吸收回路中，串个R5电阻和用 1N4007一般对传导有益，但对辐射可能 有负作用，综合取舍。
P高一低，比两 个相等容量的，抑制EMC更好。 例如： 不考虑空间限制，采用8.2u与3.3u 比采用2个4.7u的EMC抑制效果好 ；
• 保险丝一般采用绕线保险电阻来降低150K 附近的差模干扰 ；
• 两个高压电解电容之间接色环电感，抑制 EMC差模干扰
PSR的CC控制原理：
(1)Np*Ipk=Ns*Ipks（变压器次级只有一个绕组Ns）,Np,Ipk,Ns,Ipks分别是初级圈 数,初级峰值电流,次级圈数，次级峰值电流 .
(2)当工作在DCM模式时,输出电流是次级电流（如图的三角形）在一个工作周期的平 均值，所以Io=(Td/T)*Ipsk/2, 其中 T为工作周期 .
如何计算PSR变压器
SMPSKit V8.1PSR恒流设计PSR在小功率LED驱动电源上使用最多。
故列出使用SMPSKit设计方法、对于PSR由于其工作在DCM模式。
故有输出=电感电流斜坡中值IL*Dout （Dout为输出二极管续流的占空比，也就是输出占空比），而输出电感电流斜坡中值又等于峰值的一半。
而输出电感峰值电流除以匝比就是初级的峰值电流。
所以可以看出，想要维持输出电流恒定只需固定两个参数即可：初级峰值电流和输出占空比。
输出占空比一般是IC内部设定好的。
国产大部分IC都是0.5，而固定峰值电流只需逐周期检测MOS峰值电流并限制即可。
由此可见。
对于负载变化。
IC工作频率会发生变化。
随着负载增大IC工作频率提高。
对于输入电网电压的变化。
MOS导通的占空比发生变化。
低压输入的时候最大。
按限制峰值来说整个电压范围都不会对设计变压器带来较大的误差。
但是低压由于占空比加大。
一些损耗增加。
效率有所降低。
而且由于这类IC有最大占空比限制。
一般国产IC都是0.42，所以在低压上设计参数。
下面以一个7*1W LED驱动为例说明如何计算得到最佳参数最低最高输入一般都是这个范围。
电网频率不用管。
因为这个本来我是拿来计算电容的结果取消了。
变压器效率-这个不是整机的效率。
是变压器传递能量的效率。
一般比如7W 常见效率84%，那么变压器的效率会高至少5个点以上。
这里我们填入90输出电压输出电流根据实际设计填入，并略有余量。
最大占空比，一般国产IC都是0.42工作频率，按你选择的磁芯大小决定。
更高的频率意味着变压器圈数更少，但是带来的是损耗问题和更强的EMI干扰。
输出占空比-一般国产IC都是0.5很多厂家没直接给出。
但是给出了一个计算输出电流的公式IO=Ip*N/4这里已经等于告诉你了输出占空比是0.5了。
到了这个最关键的最低整流电压。
这个最低整流电压不是90*1.414这是最高的电压。
由于一般输入电容使用不足。
导致最低整流电压会低到80V左右。
脉冲驱动变压器设计指南
脉冲驱动变压器设计指南脉冲驱动变压器（Pulse driven transformer）是一种将电压和电流转换为脉冲信号的器件，常用于电子设备和电源系统中。
它的设计和制造需要考虑多个因素，包括电压、电流、功率、频率以及电气和磁性特性等。
本文将为您提供一份脉冲驱动变压器设计的指南，详细介绍设计过程中需要注意的关键要素。
第一步是确定设计参数。
首先，需要确定变压器的输入和输出电压，并计算电压转换比。
输入电压是指输入信号的电压，即驱动信号的电压。
输出电压是期望在变压器的输出端点上获得的电压。
通过计算电压比，可以确定变压器的匝数比例。
其次，需要确定变压器的额定电流和功率。
额定电流是指变压器在额定工作条件下允许通过的电流。
功率则与额定电流和额定电压相关，可以通过计算得出。
第二步是选择磁性材料。
磁性材料是变压器的核心部分，决定了变压器的功率和效率。
最常用的磁性材料是铁氧体和磁性硅钢片。
铁氧体适用于高频应用，而磁性硅钢片适用于低频应用。
选择合适的材料要考虑到频率、损耗、热量产生和可行性等因素。
第三步是计算和设计变压器的参数。
这包括匝数、线径、磁芯尺寸等。
匝数的计算是基于电压转换比、输入电压和输出电压进行的。
根据材料的选择和预期功率损耗，可以计算合适的线径。
磁芯尺寸可以根据所需功率和电流计算得出，进而确定变压器的尺寸。
第四步是绕线设计。
绕线是将导线绕在磁芯上的过程，需要根据变压器的参数和设计要求进行合理的布局。
绕线的设计要考虑到电流密度、线圈层数、绕线方式以及绝缘等。
对于高频应用，绕线的布局也会影响到变压器的电磁干扰和噪声。
第五步是制造和测试。
在制造变压器之前，需要先制作样品并进行测试以验证设计的准确性。
测试可以包括电压、电流和功率等参数的测量，以及温度和效率的评估。
根据测试结果，可以进行适当的修改和调整。
最后，还需要考虑变压器的保护和冷却。
保护电路可以防止过电压、过电流和短路等故障产生。
冷却系统则可用于散热，确保变压器在工作时不过热。
PSR工作原理及设计注意事项
PSR技术原理及使用注意事项
1.PSR的优势
副边反馈 原边反馈
元件
多 （光耦，TL431以 及检测电阻与电容） 高
少
成本
低
PCB
面积大
面积小
PSR技术原理及使用注意事项
2.PSR的恒流原理
VIN
IP
IS ID
VF
假设所有元件都是理想的
VO
IO
NP
VD
NS
RL
IP
I pk
I pk
IS
I D , pk
I D , pk
M
NA
VA
VD
RS
VA
VIN
NA VO NS
NP VO NS
Ipk:原边峰值电流 ； IDpk:副边峰值电流 tD: 变压器退磁时间； tS: 周期 Vo: 输出电源； Vd:反射电压
tD tS
PSR技术原理及使用注意事项
IO
把 ID,PK的电流通过输出电容的滤 波，变成稳定输出电流Io.
当TD/TS是一个固定值时，输出电流只 与RCS的电阻有关系。
PSR技术原理及使用注意事项
3.PSR的芯片的使用注意事项 3.1最低直流输入电压VDCmin的取值 3.2开关频率的设定 3.3FB电压的设定
PSR技术原理及使用注意事项
3.1最低直流输入电压VDCmin的取值
※现象： 线性调整率差 ※分析： 1.芯片正常工作要求TD/TS=0.5。 2.当输入电压很低时，充电时间会很长，导致芯片的占空比 大于或者等于0.5（Ton/TS>0.5） 导致TD/TS<0.5。 3.与“1”想矛盾。使得芯片不能恒流。 ※解决的方法 1.增加桥对后面的电解电容值 2.减小反射电压值
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目前比较流行的低成本、超小占用空间方案设计基本都是采用PSR原边反馈反激式，通过原边反馈稳压省掉电压反馈环路（TL431和光耦）和较低的EMC辐射省掉Y电容，不仅省成本而且省空间，得到很多电源工程师采用。
比较是新技术，目前针对PSR原边反馈开关电源方案设计的相关讯息在行业中欠缺。
下面结合实际来讲讲我对PSR原边反馈开关电源设计的“独特”方法——以实际为基础。
要求条件：全电压输入，输出5V/1A，符合能源之星2之标准，符合IEC60950和EN55022安规及EMC 标准。
因充电器为了方便携带，一般都要求小体积，所以针对5W的开关电源充电器一般都采用体积较小的EFD-15和EPC13的变压器，此类变压器按常规计算方式可能会认为CORE太小，做不到，如果现在还有人这样认为，那你就OUT了。
磁芯以确定，下面就分别讲讲采用EFD15和EPC13的变压器设计5V/1A 5W的电源变压器。
1. EFD15变压器设计目前针对小变压器磁芯，特别是小公司基本都无从得知CORE的B/H曲线，因PSR线路对变压器漏感有所要求。
所以从对变压器作最小漏感设计入手：已知输出电流为1A，5W功率较小，所以铜线的电流密度选8A/mm2,次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm。
通过测量或查询BOBBIN资料可以得知，EFD15的BOBBIN的幅宽为9.2mm。
因次级采用三重绝缘线，0.4mm的三重绝缘线实际直径为0.6mm.为了减小漏感把次级线圈设计为1整层，次级杂数为：9.2/0.6mm=15.3Ts,取15Ts.因IC内部一般内置VDS耐压600~650V的MOS，考虑到漏感尖峰，需留50~100V的应力电压余量，所以反射电压需控制在100V以内，得：(Vout+VF)*n<100,即：n<100/（5+1）,n<16.6,取n=16.5,得初级匝数NP=15*16.5=247.5取NP=248，代入上式验证，（Vout+VF）*(NP/NS)<100,即(5+1)*(248/15)=99.2<100,成立。
确定NP=248Ts.假设:初级248Ts在BOBBIN上采用分3层来绕，因多层绕线考虑到出线间隙和次层以上不均匀，需至少留1Ts余量（间隙）。
得：初级铜线可用外径为：9.2/(248/3+1)=0.109mm，对应的实际铜线直径为0.089mm，太小（小于0.1mm不易绕制），不可取。
假设:初级248Ts在BOBBIN上采用分4层来绕，初级铜线可用外径为：9.2/(248/4+1)=0.146mm，对应的铜线直径为0.126mm，实际可用铜线直径取0.12mm。
IC的VCC电压下限一般为10~12V，考虑到至少留3V余量，取VCC电压为15V左右，得：NV=Vnv/(Vout+VF)*NS=15/(5+1)*15=37.5Ts,取38Ts.因PSR采用NV线圈稳压，所以NV的漏感也需控制，仍然按整层设计，得：NV线径=9.2/(38+1)=0.235mm, 对应的铜线直径为0.215mm，实际可用铜线直径取0.2mm。
也可采用0.1mm双线并饶。
先上图：此线路是采用目前兼容很多国内品牌IC的回路，如：OB2535、CR6235……PSR线路设计需特别注意以下几处：1. RCD吸收回路，即：R2,C4,D2,R62. Vcc供电和电压检测回路,即：D3,R3,R4,R10,C23. 输出回路,即：C3,C7,D5,R11,LED1下面分别说明以上几点需注意的地方1. RCD吸收回路，即：R2,C4,D2,R6大家可以看出，此RCD回路比普通的PWM回路的RCD多了一个R6电阻，或许有人会忽略他的作用，但实际它对产品的稳定性起着很大的作用。
看下图VDS的波形：当开关管截止后因漏感引起的振玲会随漏感的增大而使电压跌得更低，更低的电压回复需要更长的时间，VDS的波形此时和VCC的波形是同步的，PSR检测电压是通过IC内部延时4~6uS避开这个振玲来检测后面相对平滑的电压，电压恢复时间过长导致IC检测开始时检测到的是振玲处的电压，最总导致的结果是输出电压不稳定，甚至荡机。
当然也有因变压器漏感比较小，无此电阻也可以正常工作，但一致性较难控制。
此电阻的取值与RCD回路和EMC噪音有关，一般建议取值为150~510R,推荐使用220~330R，D2建议使用恢复时间较慢的1N4007具体可根据漏感结合RCD来调试。
2. Vcc供电和电压检测回路,即：D3,R3,R4,R10,C2R4与R10的取值是根据IC的VFB来计算的。
但阻值取值对一般USB直接输出的产品来说，以IFB=0.5mA左右来计算。
若为带线式产品，因考虑到线损带来的负载调整率差，可保持VFB电压不变，同时增大R4和R10的阻值，减小IFB的电流，具体IFB的电流取值需根据输出线材的压降来调试，如设计为5V/1A的产品，假设输出空载为5.10V，调试的最佳状态是负载0.5A时，输出电压达到最低值，如4.90V，再增加负载，电压会因IC内部补偿功能唤醒使输出电压回升，当负载达到1.0A时，输出电压回升到5.10V左右。
之前有做过一款输出5V/1A线长3.5米的产品，设计时IFB=0.15mA，输出空载在5.15V左右，负载0.5A时输出为4.85V左右，负载1A时输出为5.14V左右。
听很多PSR IC的FAE说过，PIN1脚的C5也有此功能，但实际应用效果不明显。
D3应该大家都知道要用恢复时间较快的FR107。
R3和C2需取相对较小的值，R3在VCC供电回路钟有一定的抗冲击和干扰的作用，但相对PWM线路来讲，其取值需相对较小，不大于10R，一般取2.2~4.7R。
C2取值不大于10UF，一般取4.7UF。
因为电源开启和负载切换时，VFB的电压会因C2的容量增大和R3的限流作用导致拉低，从而使输出产生电压尖峰。
若更严重得导致PSR延时检测开启而VFB电压仍未建立，输出的电压尖峰会更高。
3. 输出回路,即：C3,C7,D5,R11,LED1R11和LED1是输出的假负载，为避免IC在空载进入间歇模式导致输出电压不稳定而设置的。
D5的作用是防止回授失效而设置的过压保护，一般取值为6.2V。
C3,C7不仅是输出滤波，而且需有足够的容量来防止PSR IC在延时检测未开启前输出电压不受控而过冲。
若容量不够，会导致输出电压过冲而被D5钳位，被D5钳位到6.2V后会导致反馈线圈的电压也上升，从而出现输出电压持续在6.2V左右，且有功率损耗，D5会严重发热，但不会马上损坏。
曾经有人把这个D5去掉了，测试发现电容容量小导致的过冲现象有，但过冲后的电压因为没有D5钳位而正常了，结果因此我接到了一个200K的订单。
为什么呢？因为客户反映说用它对IPOD充电时，充了一会，IPOD没充进电，而IPOD的输入接口发烫严重，甚至变形。
分析原因为，产品上的D5取掉了，到IPOD内部在输入接口电源上有一个稳压管并联作保护，就出现了上面的电压被钳位的问题……C3,C7的取值不仅与其ESR值有关，也与变压器漏感和PSR IC延时检测的时间有关。
目前有PSR IC厂商因其客户反映变压器要求过于严格或负载调整率差等问题讲IC内部延时检测时间加长到9uS,甚至15uS.大家可以想象，通电15uS不检测，输出电压会升到多高?一般都会冲到10多V，甚至20V……这个过冲的电压的电流因为有Vsense的限制，不会很大，可以等效为一个尖峰来处理，最直接有效的方法是加大输出滤波电压容量和减小ESR值来吸收它。
使用一般的上图：先谈谈PCB LAYOUT注意点：大家都知道，EMC对地线走线毕竟有讲究，针对PSR的初级地线，可以分为4个地线，如图中所标示的三角地符号。
这4个地线需采用“一点接地”的布局。
1. C8的地线为电源输入第。
2. R5的地为功率地。
3. C2的地为小信号地。
4. 变压器PIN3的地为屏蔽地。
这4个地的交接点为C8的负端，即：输入电压经整流桥后过C1到C8地，R5和变压器PIN3的地分别采用单独连线直接引致C8负端相连，连线尽量短；R5地线因考虑到压降和干扰应尽量宽些。
C5,R10,U1 PIN7和PIN8地线汇集致C2负端再连接于C8负端。
若为双面板，以上4条地线尽量不要采用过孔连接，不得以可以采用多个过孔阵列以减小过孔压降。
以上地线布局恰当，产品的共模干扰会很小。
因PSR线路负载时工作在PFM状态下的DCM模式，DI/DT的增大和频率的提升，所以较难处理的是传导150K~5M差模干扰。
就依图从左到右针对有影响EMC的元件进行逐个分析。
1. 保险丝将保险丝换用保险电阻理论上来讲对产品效率是有负面影响的，但实际表现并不明显，所以保险丝可以采用10/1W的保险电阻来降低150K附近的差模干扰，对通过5级能耗并无太大影响，且成本也有所降低。
2. C1,L2,C8PSR工作在DCM模式，相对而言其输入峰值电流会大很多，所以输入滤波很重要。
峰值电流的增大会导致低压输入时母线电压较低，且C8的温升也会增加；为了提高母线电压和降低C8的温升，需提高C1的容量和使用LOW ESR的C1和C8。
因为提高C1的容量后，C1和C8的工作电压会上升，在输出功率不变的情况下，输入的峰值电流就会降低。
因L2的作用，实际表现为增加C1的容量比增加C8的容量抑制EMC会更有效。
一般取C1为6.8uF，C8为4.7uF效果较好，若受空间限制，采用8.2u与3.3u也比采用2个2.7u的EMC抑制效果好。
L2一般从成本考虑采用色环电感，因色环电感的功率有限，电感量太大会严重影响效率，一般取330u~2mH,2mH是效率影响开始变得明显，330u对差模干扰的作用不够分量，为了使效率影响最低且对差模干扰抑制较佳，建议采用1mH。
因为“一点接地”的布局汇集点在C8的负端，在C8负端输入电流的方向是经过C1和BD1流回输入端，根据传导测试的原理，这样产生消极影响，所以需在C1与C8的地线上作处理，有空间的可以再中间增加磁珠跳线，空间受限可以采用PCB layout曲线来实现，虽然效果会弱些，但相比直线连接会改善不少。
3. R6,D2,R2,C4RCD吸收对EMC的影响大家都应该已经了解，这里主要说下R6与D2对EMC的影响。
R6的加入和D2采用恢复时间较慢的1N4007对空间辐射有一定的负作用，但对传导有益。
所以在整改EMC时此处的修改对空间辐射与传导的取舍还得引起注意。
4. R5R5既为电流检测点也是限功率设置点。
所以R5的取值会影响峰值电流也会影响OPP保护点。
建议在OPP满足的情况下尽量取大些。
一般不低于2R，建议取2.2R。
LOW ESR电容，建议使用2颗470UF的并联。