加减运算电路
可控加减法电路设计实验报告
可控加减法电路设计实验报告一、实验目的。
1.了解四位二进制数运算的基本原理,制定设计方案。
2.利用ISE软件进行可编程逻辑器件设计,完成逻辑仿真功能。
3.使用编译器将设计实现,下载到BASYS2实验板上进行调试和验证所设计的四位二进制数的运算。
二、实验器材。
1.Pentium—Ⅲ计算机一台；2.BASYS2 实验板一只；三、实验方案。
1.基本功能。
实现了两个四位二进制数的加减法运算,能够在输出端得出结果.2.清零功能。
利用一个微动开关，在逻辑程序中表示出当按下微动开关后两个操作数都变为零。
再调用以前的加法程序，即可实现输出结果清零。
3.用数码管显示。
编写程序，将数值转换为七段显示器显示。
将运算结果输送到数码管中。
值得注意的是四个数码管要显示不同的数字，就需要利用到人的视觉误差，做一些短暂的延时。
4.溢出显示。
本实验中，设计的是一个无符号数加减法器，因而其共有两种溢出情况一，减法时，减数大于被减数，针对这种情况可以利用比较大小进行溢出判断；二，加法时，被操作数之和大于15。
判断进位，如果进位为1则显示溢出，若反之，则不显示。
四、实验原理图。
五、实验模块说明及部分代码。
1.add1部分。
将输入的两个操作数相加并判断大小。
相加结果放在led中，进位放在carry中。
led[0]=num1[0]^num2[0];carry[0]=num1[0]&num2[0];led[1]=num1[1]^num2[1]^carry[0];carry[1]=(num1[1]&num2[1])|(carry[0]&(num1[1]^num2[1]));led[2]=num1[2]^num2[2]^carry[1];carry[2]=(num1[2]&num2[2])|(carry[1]&(num1[2]^num2[2]));led[3]=num1[3]^num2[3]^carry[2];if(add)begincarry[3]=(num1[3]&num2[3])|(carry[2]&(num1[3]^num2[3]));endif(sub)beginif(compare)carry[3]=1;elsecarry[3]=(num1[3]&num2[3])|(carry[2]&(num1[3]^num2[3]))&(~sub); 2.seg7ment。
加法运算和减法运算电路
=8V
12
例：由三运放放大器组成的温度测量电路。
E=+5V
R
R
R
Rt
+ A1 +
ui
_
+ A2 +
R R1 RW R R1
R2
+ A3 +
uo
R2
Rt ：热敏电阻
集成化:仪表放大器
13
E=+5V
R
R
R
Rt
+ A1 +
ui _
+ A2 +
R R1 RW R R1
R2
+ A3 +
uo
R2
Rt f (TC)
( RP2 // R RP1 RP 2 //
R ui1
RP
RP1 // R 2 RP1 //
R
ui
2
)
(R1 Rf )Rf R1 R f
( RP1
//
RP 2
//
R)(
ui1 RP1
ui 2 ) RP 2
将RP= RN的条件代入可得：
uo
Rf
( ui1 RP1
ui 2 RP 2
)
在RP1=
RP2
ui1
可以变为：
uo ui2 ui1
反相输入结构的减法电路，由于出现虚地，放大电路没
有共模信号，故允许 ui1 、ui2 的共模电压范围较大，且输
入阻抗较低。在电路中，为减小温漂提高运算精度，同相端
须加接平衡电阻。
4
6.2.2 减法运算电路
1、差动减法器
由Ui1产生的输出电压为：
uo
Rf R1
8位可控加减法电路设计logisim的源码
8位可控加减法电路设计logisim的源码
8位可控加减法电路设计在Logisim中的实现是一项技术性较强的工作，需要精确控制各个组件之间的逻辑关系。
为了确保设计的可靠性和稳定性，设计师需要考虑多个方面。
首先，确保选择的加法器或减法器组件符合电路需求，同时还要注意输入输出位数要匹配，否则会影响运算结果的精度。
此外，为了提高电路的运算速度，可以选择高速的加法器或减法器组件。
其次，控制信号的设计是关键。
这些信号必须精确地控制加法器或减法器的开关状态，以实现可控的加减法运算。
设计师可以使用逻辑门（如AND门和NOT门）来组合控制信号，以实现所需的逻辑关系。
同时，为了确保控制信号的稳定性和可靠性，设计师需要采取相应的措施，如使用去抖动电路等。
最后，设计师需要考虑电路的布局和布线。
合理的布局和布线可以减少信号干扰和延迟，提高电路的性能和稳定性。
此外，为了方便调试和测试，设计师可以在电路中加入适当的显示和调试组件。
综上所述，8位可控加减法电路设计在Logisim中的实现需要综合考虑多个方面，包括组件选择、控制信号设计、电路布局和布线等。
只有全面考虑这些因素，才能设计出高性能、高稳定性的电路。
4位加减法并行运算电路(包括拓展8位)
4位加减法并行运算电路(包括拓展8位)二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：廖宇峰二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出； 步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数； 步骤三通过开关选择加/减运算方式；步骤四若选择加法运算方式，对所置入数送入加法运算电路进行运算；即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
基本运算电路的总结(优选8篇)
基本运算电路的总结第1篇1. 单限电压比较器传输特性可以看出当输入电压u1 > UREF，输出高电平 UOH = +VCC当输入电压u1 < UREF，输出低电平 UOL = -VCC改进型：从上面的分析可知，在单门限比较器中，输入电压在门限电压附近有微小变化都会引起输出电压的跃变，因此该比较器有灵敏度高的优点，但抗干扰能力差。
2. 迟滞比较器主单限比较器的基础上引入正反馈，即构成迟滞比较器当输出电压uo = +UZ时，运放同相输入端电压为当输出电压uo = -UZ时，运放同相输入端电压为当迟滞比较器的输入为正弦波时，其输出波形为矩形波，如图下所示为使迟滞比较器的电压传输特性曲线向左或向右移动，可如图下所示在上述比较器的基础上加入参考电压UREF，其电压传输特性曲线如图所示。
对应的门限电压如下经典例题：3. 窗口比较器当uI > UH时，A1输出高电平，A2输出低电平，uo 为高电平;当uI < UH时，A2输出高电平，A1输出低电平，uo 为高电平;当UH > uI > UL时，A1输出低电平，A2输出低电平，uo 为低电平。
基本运算电路的总结第2篇由累加和右移实现1）原码一位乘法符号位和数值位分开求，乘积符号由两个数的符号位“异或”形成。
示例如下：2）无符号数乘法运算电路3）补码一位乘法（Booth算法）一种有符号数的乘法，采用相加、相减操作来计算补码数据的乘积。
移位规则如表所示示例如下：4）补码乘法运算电路（如图）1）符号扩展在算术运算中，有时候必须要把带符号的定点数转换为具有不同位数的表示形式，这称为“符号扩展”。
（如16位与32位整数相加时，要把16位扩展为32位）正数：符号位不变，新表示形式的扩展位都用0进行填充负数：2）原码除法运算（不恢复余数法，也叫原码加减交替法）商符和商值分开进行，减法操作用补码加法实现，商符由两个操作数的符号位“异或”得到。
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
加减电路符号
加减电路符号引言电路符号是电子工程中用来表示和表达电路元件、元器件关系的图形符号，通过使用这些符号，工程师可以快速理解和设计电路。
加减电路符号是其中常见的一类符号，用于表示加法和减法运算。
本文将深入探讨加减电路符号的定义、用途和特点。
加减电路符号的定义加减电路符号是一种用来表示电路中加法和减法运算的图形符号。
它们通常由线段、箭头和符号组成。
在加法符号中，线段表示电流流向，箭头表示电压方向，而加号表示电流和电压的叠加；在减法符号中，线段和箭头的组合表示电流和电压的相反方向，而减号表示电流和电压的相减。
加减电路符号的用途加减电路符号在电子工程中有广泛的应用。
它们可以用于电路图的绘制和分析，帮助工程师直观地理解和设计电路。
此外，加减电路符号还可以用于电路元件和元器件的标识，使得电子设备的组装和维修更加简便和高效。
加减电路符号的特点1.简洁明了：加减电路符号采用简单直观的图形表示，使得电路图更加简洁明了，易于理解和分析。
2.通用规范：加减电路符号在电子工程领域具有通用性和规范性，不同国家和地区的工程师都能够快速识别和应用。
3.灵活组合：加减电路符号可以根据需要进行灵活的组合，从而表示复杂的电路结构和运算关系。
4.可变形态：加减电路符号可以根据不同电路的特点和要求进行变形和调整，适应不同的应用场景。
加减电路符号的常见类型与示例加法符号加法符号的常见类型有： 1. 直线型加法符号：由一条水平线段和一个垂直向上的箭头构成。
示例：+ 2. 弓形加法符号：由一条弯曲的线段和一个垂直向上的箭头构成。
示例：⨁减法符号减法符号的常见类型有： 1. 直线型减法符号：由一条水平线段、一个垂直向上的箭头和一个横杠构成。
示例：- 2. 弓形减法符号：由一条弯曲的线段、一个垂直向上的箭头和一个横杠构成。
示例：⨂加减电路符号的应用案例电路图绘制为了说明加减电路符号的应用，我们考虑以下电路图绘制案例：设计一个简单的加法器电路，实现两个二进制数的加法运算。
变形补码加减法器电路设计
变形补码加减法器电路设计
变形补码是一种用来表示有符号整数的机器数表示方法，用于进行加减法运算。
下面是一个简单的变形补码加减法器电路设计的思路：
1. 把被加数和加数转化为变形补码形式。
2. 设计一个带进位输入和借位输出的全加器电路，用于实现加法操作。
3. 对于加法操作，将被加数和加数输入到全加器中，得到和值和进位值。
4. 对于减法操作，将被加数和加数的变形补码取反，然后输入到全加器中，得到和值和进位值。
5. 对于减法操作，如果进位值为0，说明没有借位，结果即为和值；如果进位值为1，说明有借位，需要对和值进行减1操作。
6. 将和值输出，作为加减法的结果。
需要注意的是，在实际电路设计中，需要考虑到多位数的情况，以及可能出现的进位和借位情况，用多个全加器按位进行计算，并进行进位和借位的传递。
此外，还需要考虑到电路的稳定性、延迟等因素，以确保电路能够正确执行加减法运算。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
当前位置：首页〉基础内容学习〉集成运算放大器 〉加减运算电路 1．加法电路 2．减法电路
加减运算电路
在测量和控制系统中，常碰到输出电压与若干输入电压的和或差成比例关系的电路，这种电路称为加减运算电路。
下面首先介绍加法电路。
1．加法电路
前已指出，在反相比例运算电路中，运放的反相输入端为虚地点，通过R f 上的电流I f 等于输入电流，而这个电流与输入电压成正比。
因此，可利用虚地概念，实现电流相加，从而得出加法电路。
假设有输入信号U 1、U 2、U 3，每个信号接入一个相应的电阻R 1、R 2和R 3，它们都连接到运放的反相输入端，如图6—20所示。
由于
I 1= U 1/ R 1
I 2= U 2/ R
2
2011/6/3New Page 1
2011/6/3New Page 1
I3= U3/ R3
又由“虚断”可得：
I f= I1+ I2+ I3
因而输出电压Array
上式说明，由反相放大器组成的加法电路(简称反相加法电路，或反相求和电路)改变某一路信号的输入电阻R n的阻值，不影响其它输入电压与输出电压的比例关系，因而调节方便。
此外，加法电路也可由同相放大器组成，下面以例题的形式介绍。
【例6 —1】试用叠加原理，计算图6—21所示由同相放大器组成的加法电路的输出电压U o表达。
式Array
解：由式6—4可知，同相比例运算电路的输出电压与运放同相输入端的电压U P存在下列关系：
而U P可用叠加原理求出。
为
令U2=0，则由U1产生的U P’
同理，令U1=0，则由U2产生的U P”
为
因此
故
与反相加法电路相比较，同相加法电路共模输入较高，且调节不大方便，因此运用较少。
返回页首
2．减法电路
对于用来实现两个电压U1、U2相减的差动输入式放大电路如图6—22所示，利用叠加原理求输出电压U o的表达式可能是最容易的方法。
首先令U2=0，则图6—22就成为一个反相比例运算电路。
由U1产生的输出电压为
然后令U2=0，则图6—22就成为一个同相比例运算电路，考虑到同相输入端的电压为
因此，由U2产生的输出电压为
根据叠加原理可知，总的输出电压U o等于U o＇和U o＂之和，即
(6—5)
式（6—5）就是图6—22所示差分放大电路的U o表达式。
如果希望电路能抑制共模信号(即当U1= U2时，输出为零)，而只与差模信号(U2- U1)成比例，可以证明，当R1~ R4的选择满足R2/ R1=
R4/ R3时，则由式（6—5）可得
(6—6)
差分式放大电路除了作为减法电路外，在检测仪器中也得到了广泛的应用。
例如，假设传感器的两个输出端的差模信号比较小（如1mv），而传感器两输出端与“地”之间噪声干扰却比较大（如1V），这个噪声干扰实际上是一个共模信号，采用差分放大器就能抑制噪声干扰，只放大差模信号。
【例6—2】图6—23所示电路是一个具有高输入阻抗、低输出阻抗的测量放大器，其增益可通过改变R4值进行调节。
假设运放是理想的，试证明：
解：直接应用虚短和虚断的概念求解。
由虚短的概念可知：U2= U N2、U1= U N1，所以有
又由虚短的概念可知：I1= I4= I2
由此可导出
对于A3与R1、R1构成差动式减法电路，因此有
返回页首
上一页下一页。