加减法运算电路设计
4.加减法运算电路
1.反向加法电路：仿真电路图：仿真结果：（输入信号）：（输出结果）注释：从输入和输出的波形可以知道，OUT=--(IN1+IN2); 其实电路的表达式为：RfR In R In out *)]22()11[(+-=因为电路中的Rf=R1=R2；所以电路的输入、输出仅仅表现出简单的反向加法的关系；调节Rf 和R1，R2的比例关系，便可以得到具有放大作用的反向减法电路；2.同向加法电路：仿真电路：输入、输出关系：（输入）：（输出波形）：注释：从输入和输出的波形可以看出，输出（out=In1+In2）; 其实电路的输出、输入之前的数学表达式为：3*)2*421*41(R RfIn R R In R R Out +=由于上面的仿真电路中取，13*41=R RfR R 和13*42=R Rf R R ，所以电路的输入输出特性仅仅表现为简单的同向加法电路，调节Rf 和R3以及R4的阻值大小可以得到放大倍数不同的同向加法放大电路。
由于此电路数学表达式比较复杂，且输入电阻不大，一般不直接采用。
3.减法电路： 简单减法电路： 仿真电路：注释：从仿真电路的输入输出关系可以知道，out=Vi-V2; 其实，电路的输入输出关系为：13*2)131(*424*1R R In R R R R R In Out -++=由于上面电路中的R2=R4，R3=2R2;所以out=Vi-V2;使用两个运放的减法电路：注释说明：电路的输入输出关系式为：)]2211(2[21R In R In Rf R Rf Uo -=上面的仿真电路中Rf1=R2，Rf2=R1=R2，所以输入输出关系仅仅表现出简单的减法关系 这一点路的特点是两个运放的反相输入端都是虚地，共模输入电压Uc=U-=U+约等于0；因此对运放电路的共模抑制比要求较低。
4.高输入阻抗减法电路： 仿真电路：输入波形：输出波形：注释：电路的输入输出关系是为：2)341(1)34)(121(Ui R R Ui R R R R Uo ++-+=但是为了抑制共模，必须选择合适的电阻阻值； 为了抑制共模，必须使)341()34)(121(=++-+R R R R R R取R2=R3，R1=R4，满足上面的式子，所以最终得到输入输出关系为：)12)(341(Ui Ui R R Uo -+=该电路具有很高的输入阻抗，所以适合用于小信号的处理。
加减法运算器的设计与实现
加减法运算器的设计与实现一、引言（200字）加减法运算器是一种常见的计算器，它能够进行简单的加法和减法运算。
设计和实现一个加减法运算器，既需要考虑到其功能的完整性，也要注重其易用性和可扩展性。
本文将介绍一个基于硬件电路实现的加减法运算器的设计思路和具体实现方法。
二、设计思路（200字）设计一个加减法运算器需要考虑以下几个方面：输入接口设计、运算逻辑设计、显示输出设计和错误处理设计。
输入接口设计方面，可以采用按钮和开关的组合方式来实现运算器的输入功能。
按钮可以用于选择加法或减法运算，开关可以用于输入需要计算的数值。
运算逻辑设计方面，根据选择的运算方式，将输入的两个数值进行相应的加法或减法运算。
可以使用逻辑门和触发器等元件来实现运算逻辑。
显示输出设计方面，可以使用数码管或液晶显示屏来输出结果。
通过控制数码管的亮灭或液晶显示屏的显示内容来实现运算结果的输出。
错误处理设计方面，需要考虑输入的数值是否超过了运算器的计算范围，以及是否输入了非法字符等情况。
可以在设计中设置相应的错误标志位并进行相应的处理。
三、具体实现（600字）1.输入接口的实现输入接口可以采用按钮和开关的方式来实现。
按钮可以通过电路连接到相应的控制电路，开关则可以通过开关矩阵来实现多个输入位的输入。
2.运算逻辑的实现运算逻辑可以使用逻辑门和触发器等电路元件来实现。
对于加法运算，可以使用全加器电路来实现两个数位的加法；对于减法运算，可以通过加法器和取反电路来实现减法运算。
3.显示输出的实现显示输出可以采用数码管或液晶显示屏来实现。
通过控制数码管的亮灭或液晶显示屏的显示内容，将运算结果输出。
4.错误处理的实现错误处理可以通过设置标志位来实现。
当发现输入的数值超过计算范围或出现非法字符时，设置相应的错误标志位，并通过闪烁数码管或显示错误信息在液晶显示屏上来提示用户。
四、结论（200字）通过对加减法运算器的设计与实现，可以实现一个具有较完整功能的加减法计算器。
加、减运算电路
加、减运算电路
1、加法运算电路
电路如下图所示。
根据小结总结的分析含有集成运算放大器的电路的步骤，根据虚断、虚短。
首先对结点A列电流方程得：
将各电流用电压表示后再代入电流方程得
整理得：
这个式子表明，输出电压与若干个输入电压之和成正比例关系，负号表示输出电压与输入电压反相。
当R1=R2=R3=R 时，
当R1=R2=R3=Rf 时，
这个电路可以推广到多个信号相加。
电路调节灵活方便，可以方便的改变相关电阻值实现不同系数的加法。
2、减法运算电路
（1）差动比例运算电路
电路如下图所示。
整理得：
当R1=R2=R3=Rf 时，，实现了减法运算。
（2）利用反相信号求和以实现减法运算
若R2 = Rf2 ，则uo＝ui1－ui2。
4位加减法并行运算电路(包括拓展8位)
4位加减法并行运算电路(包括拓展8位)二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：廖宇峰二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出； 步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数； 步骤三通过开关选择加/减运算方式；步骤四若选择加法运算方式，对所置入数送入加法运算电路进行运算；即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
加减法运算器电路
加法器半加法器•输入：2 个 1 位二进制数字 A 和 B•输出：和 S 和进位 C全加法器•输入：2 个 1 位二进制数字 A 和 B，以及一个进位 C•输出：和 S 和进位 C加法器电路一个 n 位加法器可以由多个半加法器或全加法器级联而成。
例如，一个 4 位加法器可以由 4 个全加法器组成。
减法器半减法器•输入：2 个 1 位二进制数字 A 和 B•输出：差 D 和借位 B全减法器•输入：2 个 1 位二进制数字 A 和 B，以及一个借位 B•输出：差 D 和借位 B减法器电路一个 n 位减法器可以由多个半减法器或全减法器级联而成。
减法器通常使用补码来实现。
补码•正数的补码与本身相同。
•负数的补码是其绝对值的 1 的补码，即按位取反并加 1。
减法使用补码•将要减去的数求补码。
•将减数和补码相加。
•如果最高位为 0，则结果为正数。
•如果最高位为 1，则结果为负数，并舍弃最高位。
加减法运算器电路一个加减法运算器电路可以将两个 n 位二进制数字相加或相减。
它通常由以下组成：•一个 n 位加法器•一个 n 位减法器•一个选择器，用于根据控制信号选择加法或减法操作设计步骤1.确定位数：确定输入和输出的位数。
2.选择加法器和减法器：选择合适的加法器和减法器电路。
3.设计选择器：设计一个选择器，用于根据控制信号选择加法或减法操作。
4.连接电路：将加法器、减法器和选择器连接起来。
5.测试电路：使用各种输入对测试电路的正确性。
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
加减法运算电路设计
加减法运算电路设计1．设计内容及要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计2.结构设计与方案选择2.1电路原理方框图电路原理方框图如下→→图1-1二进制加减运算原理框图如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1001）2+（0111）2=（10000）2十进制9+7=16 并在七段译码显示器上显示16.若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2并在七段译码显示器上显示02.2.2加减运算电路方案设计2.2.1加减运算方案一如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
加法器与减法器电路的设计与分析
加法器与减法器电路的设计与分析在数字电路设计中，加法器和减法器是最基本的运算器件之一。
它们能够对数字信号进行加法和减法运算，广泛应用于计算机及其他数字系统中。
本文将介绍加法器和减法器电路的设计原理和分析方法。
一、加法器电路的设计与分析加法器是实现数字信号加法运算的电路。
常见的加法器包括半加器、全加器和多位加法器。
这里我们介绍一种基于全加器的4位加法器电路设计。
1. 设计思路我们的目标是设计一个能够对4位二进制数进行加法运算的加法器电路。
首先，我们需要明确加法器的输入和输出。
对于4位加法器而言，它的输入包括两个4位的二进制数A和B，以及一个来自上一位的进位信号Cin。
输出则为一个4位的二进制数S，以及一个来自最高位的进位信号Cout。
2. 电路设计基于全加器的4位加法器电路可以通过级联多个全加器来实现。
我们首先设计一个全加器的电路，再将多个全加器连接起来。
全加器的电路如下：（图片）其中，输入信号为A、B和Cin，输出信号为S和Cout。
全加器的设计比较复杂，这里为了简化，我们采用了基于门电路的实现。
实际应用中，可以使用集成电路中已经实现好的全加器。
在连接多个全加器时，需要将进位信号Cout从低位传递到高位，以实现多位加法运算。
最高位的进位信号Cout则作为加法器的输出之一。
3. 电路分析通过对加法器电路的分析，我们可以得到以下结论：- 当输入的两个二进制数A和B的每一位都为0时，加法器的输出S为0，并且进位信号Cout为0。
- 当输入的两个二进制数A和B的每一位都为1时，加法器的输出S为0，并且进位信号Cout为1。
- 当输入的两个二进制数A和B的每一位有一个为1时，加法器的输出S为1，并且进位信号Cout为0。
- 当输入的两个二进制数A和B的每一位都为1，并且进位信号Cin 为1时，加法器的输出S为1，并且进位信号Cout为1。
二、减法器电路的设计与分析减法器是实现数字信号减法运算的电路。
常见的减法器包括半减器、全减器和多位减法器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子课程设——加减法运算电路设计学院：电信息工程学院专业：电气工程及其自动化班级：姓名：学号：指导老师：闫晓梅2014年12月19日加减法运算电路设计一、设计任务与要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，2.作减法运算时被减数要大于或等于减数。
3.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
4.系统所用5V电源自行设计。
二、总体框图1.电路原理方框图：图2-1二进制加减运算原理框图2.分析：如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
例如：若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16，并在七段译码显示器上显示16；若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2，并在七段译码显示器上显示02。
三、选择器件1.器件种类：表3-12.重要器件简介：（1） . 4位二进制超前进位加法器74LS283：完成加法运算使用该器件。
1).74LS283 基本特性：供电电压： 4.75V--5.25V 输出高电平电流： -0.4mA 输出低电平电流： 8mA 。
2).引脚图：图3-1引出端符号:A1–A4 运算输入端 B1–B4 运算输入端 C0进位输入端序号 元器件 个数 1 74LS283D 2个 2 74LS86N 5个 3 74LS27D 1个 4 74LS04N 9个 5 74LS08D2个 6 七段数码显示器 4个 7 74LS147D 2个 8 开关19个 9 LM7812 1个 10 电压源220V1个 11 电容 2个 12直流电压表1个传播优秀Word版文档，希望对您有帮助，可双击去除！∑1–∑4 和输出端C4 进位输出端3）.逻辑符号:图3-24).内部原理图：图3-35）.功能表：表3-2（2）异或门：74LS861).引脚图： 2）.逻辑符号：3）. 逻辑图：图3-64）.真值表：表3-3分析：异或：当AB 不相同时, 结果才会发生。
函数式：(3).三输入或非门：74LS27 1).引脚图：图3-72）.逻辑符号：图3-8BA B A B A Y ⋅+⋅=⊕=3）. 逻辑图：图3-94).真值表：表3-4函数式：分析逻辑功能：A 、B 、C 中只要出现“1”，则输出为“1”；只有A 、B 、C 都为“0”时，输出才为“0”。
（4）.非门：74LS04当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。
因此输出与输入的电平之间是反向关系，也叫非门或反向器。
图3-10C++=B A Y1）结构TTL 反相器由三部分构成：输入级、中间级和输出级。
2）原理A 为低电平时，T1饱和，V B1≈0.9V ，V B2≈0.2V ，T2和T5截止，T4和D2导通，Y 为高电平；A 为高电平时，V B1≈2.1V ，T1倒置，V B2≈1.4V ，T2和T5饱和，T4和D2截止，Y 为低电平。
74LS04为六反相器，输入是A ，输出是Y ，6个相互独立倒相。
供电电压5V ，电压范围在4.75~5.25V 内可以正常工作。
门数6，每门输入输出均为TTL 电平（<0.8V 低电平 >2v 高电平）,低电平输出电流-0.4mA,高电平输出电流8mA 。
其逻辑符号、逻辑功能表、内部结构、管脚图分别如下：图3-11 74LS04的逻辑图 表3-5 74LS04功能表图3-12 74LS04的逻辑符号 图3-13 74LS04的管脚图函数式： （5）.与门74LS08AY1）.引脚图： 2).逻辑符号：图3-14 74LS08管脚图 图3-153）.逻辑图：图3-164）.真值表：表3-6函数式：（6）.七段数码管：图3-17是七段数码管的符号，数码管用七个发光二极管做成a 、b 、c 、…、g 七段，通过七段亮灭的不同组合，来显示信息。
并分为共阴极与共阳极两种。
共阴极是将七个发光二极管的阴极接在一起并接在地上，阳极接到译码器的各输出端，当发光二极管对应的阳极为高电平时，发光二极管就亮，共阳极则与之相反。
只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号， 共阴极七段数码管原理图如图3-18所示。
BA Y ⋅=图3-17 图3-18七段显示译码器是驱动七段显示器件的专用译码器，它可以把输入的二―十进制代码换成七段显示管所需要的输入信息，以使七段显示管显示正确的数码，应用原理如图3.3.11所示。
BCD七段译码器的输入是一位BCD码(以D、C、B、A 表示)，输出是数码管各段的驱动信号(以F a~F g表示)。
若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。
例如，当输入8421码DCBA=0100时，应显示 4，即要求同时点亮b、c、f、g段，熄灭a、d、e 段，故译码器的输出应为F a~F g=0110011，这也是一组代码，常称为段码。
图3-19 共阳极数码管应用原理图图3-20 七段数码显示其真值表如下表所示：表3-7（7）74LS147：10线-4线8421 BCD码优先编码器74LS147的真值表见表3.5。
74LS147的引脚图如图3.5所示，其中第9脚NC为空。
74LS147优先编码器有9个输入端和4个输出端。
某个输入端为0，代表输入某一个十进制数。
当9个输入端全为1时，代表输入的是十进制数0。
4个输出端反映输入十进制数的BCD码编码输出。
74LS147优先编码器的输入端和输出端都是低电平有效，即当某一个输入端低电平0时，4个输出端就以低电平0的输出其对应的8421 BCD编码。
当9个输入全为1时，4个输入出也全为1，代表输入十进制数0的8421 BCD编码输1）.管脚图如下：图3-21功能表如下：表3-8内部原理图如下：图3-22（7）LM7812LM7812是指三段稳压集成电路IC芯片元器件，适用于各种电源稳压电路，输出稳定性好、使用方便、输出过流、过热自动保护。
本设计使用的电路为：图3-23内部原理图如下：图3-24（注：在此设计中，如电阻，电容二极管等器件均无特别要求，按电路中所标参数选取即可。
）四．功能模块1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,要求相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，即相当于2n，可实现减2n，因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码。
减法仿真图：下页图为4-1分析结果：数A为9，数B为7，（1001）2-（0111）2=（00010）2十进制9-7=2并在七段译码显示器上显示02。
2：加法电路的实现如下：（1）加法原理:A.通过开关S1——S9接编码器74LS147U12输入端，通过开关节高低电平使译码显示器U5显示所置入的数A，同理，通过开关S10——S18接编码器74LS147U23输入端，通过开关节高低电平使译码显示器U22显示可置入数B。
数A直接置入四位超前进位加法器74LS283的A1——A4端，74LS283的B1——B4端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S19上。
B.当开关S19接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
C.由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位(2)加法电路的实现:用两片4位全加器74LS83和门电路设计一位8421BCD码加法器A．由于一位8421BCD数A加一位数B有0到18这十九种结果。
a)两个 8421 码相加，其和仍应为8421 码，如不是 8421 码则结果错误。
如：b)产生错误的原因是 8421BCD码为十进制，逢十进一，而四位二进制是逢十六进一，二者进位关系不同，当和数大于 9 时，8421BCD应产生进位，而十六进制还不可能产生进位。
为此，应对结果进行修正。
当运算结果小于等于 9 时，不需修正或加“0”，但当结果大于 9 时，应修正让其产生一个进位，加0110即可。
如上述后两种情况：故修正电路应含一个判 9 电路，当和数大于 9 时对结果加0110，小于等于 9 时加0000。
除了上述大于 9 时的情况外，如相加结果产生了进位位，其结果必定大于 9，所以大于 9 的条件为图4-2图4-3B. 另一种设计：当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：表4-1由表4-1我们可以算出Y 的表达式: (1)由前16项有: Y= S 4S 3+ S 4S 2 (2)由后10项有: Y= C 4=1由（1）（2）有:得到了如下的加法仿真图(下页图为4-4)：分析结果：数A 为9，数B 为7，（1001）2+（0111）2=（10000）2 十进制9+7=16 并在七段译码显示器上显示16。
S 2.S 4S 3.S 4C 4S 2.S 4S 3.S 4C 4Y ++=++=3：译码显示电路的实现一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。
七段LED 译码驱动器74HC4511的功能表如下．在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D，再译码输出，最后在七段LED显示器中显示出来．表4-2：七段LED译码驱动器74HC4511功能表表4-3：七段LED译码驱动器74HC4511功能表续图4-5译码显示电路4.电源部分图4-6电路图如上，系统输出为5v，可以为电路提供合适电压。
五．总体设计电路图Nultisim仿真电路图：（注：下面两图分别为4-7,4-8）结果分析：(1) 加法运算：选择开关接低电平，S9选择低电平，S10也选择高电平，则编码器74LS147输出0110,1110，再通过输出端的非门后变为1001,0001，则（1001）2+（0001）2=（01010）2 十进制9+1=10，并在七段译码显示器上显示10. (2)减法运算开关接高电平，S9选择低电平，S10也选择高电平，则编码器74LS147输出0110,1110，再通过输出端的非门后变为1001,0001，则为（1001）2-（0001）2=（01000）2十进制9-1=8，并在七段译码显示器上显示08.六、心得体会通过这次课程设计，加强了我动手、思考和解决问题的能力。