加减法运算电路设计
加法运算和减法运算电路
=8V
12
例：由三运放放大器组成的温度测量电路。
E=+5V
R
R
R
Rt
+ A1 +
ui
_
+ A2 +
R R1 RW R R1
R2
+ A3 +
uo
R2
Rt ：热敏电阻
集成化:仪表放大器
13
E=+5V
R
R
R
Rt
+ A1 +
ui _
+ A2 +
R R1 RW R R1
R2
+ A3 +
uo
R2
Rt f (TC)
( RP2 // R RP1 RP 2 //
R ui1
RP
RP1 // R 2 RP1 //
R
ui
2
)
(R1 Rf )Rf R1 R f
( RP1
//
RP 2
//
R)(
ui1 RP1
ui 2 ) RP 2
将RP= RN的条件代入可得：
uo
Rf
( ui1 RP1
ui 2 RP 2
)
在RP1=
RP2
ui1
可以变为：
uo ui2 ui1
反相输入结构的减法电路，由于出现虚地，放大电路没
有共模信号，故允许 ui1 、ui2 的共模电压范围较大，且输
入阻抗较低。在电路中，为减小温漂提高运算精度，同相端
须加接平衡电阻。
4
6.2.2 减法运算电路
1、差动减法器
由Ui1产生的输出电压为：
uo
Rf R1
4位加减法并行运算电路(包括拓展8位)
4位加减法并行运算电路(包括拓展8位)二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：廖宇峰二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出； 步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数； 步骤三通过开关选择加/减运算方式；步骤四若选择加法运算方式，对所置入数送入加法运算电路进行运算；即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
加法和减法运算电路---知识点
加法和减法运算电路
1、加法运算电路
加法运算电路能实现多个模拟量的求和运算。
分为反相加法运算电路和同相加法运算电路两种。
可以利用“虚短”、“虚短”的概念或者叠加原理进行分析。
1）反相加法运算电路的常见电路如图1所示。
电路为并联电压负反馈。
平衡电阻R 2=R i1//R i2//R F。
图1
F F o i1i 2i1i 2
()R R u u u R R =-+2）同相加法运算电路的常见电路如图2所示。
电路为串联电压负反馈。
平衡电阻满足关系R 1//R F =R i1//R i2。
图2
F i 2i1o i1i 21i1i 2i1i 2
(1)()R R R u u u R R R R R =++++2、减法运算电路
减法运算电路的常见电路如图3所示。
可以将电路看做反相比例
运算电路和同相比例运算电路的叠加进行分析。
R F 相对于u i1是并联电压负反馈，对于u i2
是串联电压负反馈。
图3
3F F
o i 2i1
1231(1)R
R R u u u
R R R R =+-+。
简单加减计算电路
简单加/减运算电路1 设计主要内容及要求1.1 设计目的：（1）掌握1位十进制数加法运算电路的构成、原理与设计方法；（2）熟悉QuartusII的仿真方法。
1.2 基本要求:（1）实现二进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit二进制码加法的BCD调整；（4）根据输入的4bitBCD编码自动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位十进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论文的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个方向：（2）符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；（3）设计过程的资料、草稿要求保留并随设计报告一起上交；报告的电子档需全班统一存盘上交。
2.2 课程设计论文的基本要求（1）参照毕业设计论文规范打印，文字中的小图需打印。
项目齐全、不许涂改，不少于3000字。
图纸为A3，附录中的大图可以手绘，所有插图不允许复印。
（2）装订顺序：封面、任务书、成绩评审意见表、中文摘要、关键词、目录、正文（设计题目、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、工作过程分析、元器件清单、主要器件介绍）、小结、参考文献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，人们的大部分生活都依赖于这些数字化的设备。
而随着科技的发达，这些数字设备的功能越来越强大，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍生出来的。
经过半学期的数字电子技术基础的学习，我们对数字电子技术的理论知识有了一定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，而此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件而设计的，而每一个仿真软件都有它自己的特色与优缺点。
加减法运算电路课程设计说明书
目录1 课程设计目的 (3)2 课程设计设计和要求 (3)2.1设计内容 (3)2.2 设计要求 (3)3 设计方案................................................................................................ .3 3.1 设计思路................................................................................................ .3 3.2 工作原理及硬件框图.. (3)3.3 硬件电路原理图 (5)3.4 PCB版图设计……………………………………………………………………………… ..64 课程设计总结 (6)5 参考文献…………………………………………………………………………………… .71、课程设计目的（1）掌握电子电路的一般设计方法和设计流程；（2）学习使用PROTEL软件绘制电路原理图及印刷板图；（3）掌握应用EWB对所设计的电路进行仿真，通过仿真结果验证设计的正确性。
2、课程设计内容和要求：2.1、设计内容设计加/减法运算电路，具体要求如下:（1）设计寄存器单元；（2）设计全加器单元；（3）设计7487(或74LS87)互补器单元。
2.2、设计要求（1）课程设计说明书；（2）电路原理图和印刷板图；（3）仿真图形和仿真结果。
3、设计方案3.1、设计思路在二进制加减法运算电路中，为了减少硬件的复杂性，减法基本是通过加法来实现的。
所以要实现减法的运算，就需要求出减数的反码（即减数中的1变成0，0变成1），在反码的基础上，再加1，成为补码。
将补码和被减数相加，即得到运算结果。
因此，在设计电路时，需要用到74LS87互补器单元来求减数的反码。
选用一个寄存器74LS175作为全加器74LS283被加数或被减数的输入，用另一个74LS175作为74LS87的输入，将74LS87的输出作为全加器74LS283加数或减数的输入，74LS283的输出结果即是加法或减法的运算结果。
加减法运算电路
一、设计目的把握电子电路的一样设计方式和设计流程；二、学习利用PROTEL软件绘制电路原理图及印刷板图；三、把握应用EWB对所设计的电路进行仿真，通过仿真结果验证设计的正确性。
四、设计要求-1. 设计寄放器单元。
2．设计全加器单元。
3. 设计7487(或74LS87)互补器单元五、设计内容及原理图，仿真图算术逻辑电路设计一、半加法器半加法器是个能计算两个二进制位和的算术电路，该电路有两个输入及两个输出。
其中输入是被加数两位，而输出分是和与进位位。
真值表：输入输出x y carry sum0 0 0 00 1 0 11 0 0 11 1 1 0半加器电路绘制其输出函数表示式：==sum⊕+yxy xy xcarry=xy半加器电路符号半加器电路功能模拟结果二、全加法器全加法器是求三个输入位算术和的组合电路，它包函三个输入位与两个输出位。
其中两个输入（x和y）代表要相加的两个有效位，第三个输入（z）代表由次低有效位置所产生的进位。
真值表：输入输出x y z carry sum0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1全加器电路绘制其输出函数表示式：=+⊕+=+sum⊕xyzzz y xxyz y xz y x+=carry+yzxyxz产生的全加器电路符号全加器电路功能模拟结果。
四位加法器设计方式1：四位加法器电路绘制四位加法器成立电路symbol在成立电路symbol专门要注意的一点是假设z0（进位输入第一级）仍是接地的话，那么此4bit-adder将无法用来串接以产生8bit-adder电路，故咱们应将该接脚改成input符号，以产生一个可供串接的电路符号。
2 时序图编辑环境的功能仿真在waveform editor环境中，咱们可将四个相关的位结合成一个群组，以方便阅读和分析；其作法是先将要设定成群组的数个位标记反白，再按「鼠标右键/ Enter Group 」即可产生图5-9的结果（取消群组的作法也差不多，只要按鼠标右键选择「ungroup」即可回恢复先画面）。
4.加减法运算电路
1.反向加法电路：仿真电路图：仿真结果：（输入信号）：（输出结果）注释：从输入和输出的波形可以知道，OUT=--(IN1+IN2); 其实电路的表达式为：RfR In R In out *)]22()11[(+-=因为电路中的Rf=R1=R2；所以电路的输入、输出仅仅表现出简单的反向加法的关系；调节Rf 和R1，R2的比例关系，便可以得到具有放大作用的反向减法电路；2.同向加法电路：仿真电路：输入、输出关系：（输入）：（输出波形）：注释：从输入和输出的波形可以看出，输出（out=In1+In2）; 其实电路的输出、输入之前的数学表达式为：3*)2*421*41(R RfIn R R In R R Out +=由于上面的仿真电路中取，13*41=R RfR R 和13*42=R Rf R R ，所以电路的输入输出特性仅仅表现为简单的同向加法电路，调节Rf 和R3以及R4的阻值大小可以得到放大倍数不同的同向加法放大电路。
由于此电路数学表达式比较复杂，且输入电阻不大，一般不直接采用。
3.减法电路： 简单减法电路： 仿真电路：注释：从仿真电路的输入输出关系可以知道，out=Vi-V2; 其实，电路的输入输出关系为：13*2)131(*424*1R R In R R R R R In Out -++=由于上面电路中的R2=R4，R3=2R2;所以out=Vi-V2;使用两个运放的减法电路：注释说明：电路的输入输出关系式为：)]2211(2[21R In R In Rf R Rf Uo -=上面的仿真电路中Rf1=R2，Rf2=R1=R2，所以输入输出关系仅仅表现出简单的减法关系 这一点路的特点是两个运放的反相输入端都是虚地，共模输入电压Uc=U-=U+约等于0；因此对运放电路的共模抑制比要求较低。
4.高输入阻抗减法电路： 仿真电路：输入波形：输出波形：注释：电路的输入输出关系是为：2)341(1)34)(121(Ui R R Ui R R R R Uo ++-+=但是为了抑制共模，必须选择合适的电阻阻值； 为了抑制共模，必须使)341()34)(121(=++-+R R R R R R取R2=R3，R1=R4，满足上面的式子，所以最终得到输入输出关系为：)12)(341(Ui Ui R R Uo -+=该电路具有很高的输入阻抗，所以适合用于小信号的处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
加减法运算电路设计
1．设计内容及要求
1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计
2.结构设计与方案选择
2.1电路原理方框图
电路原理方框图如下
→→
图1-1二进制加减运算原理框图
如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：
若选择加法运算方式，则（1001）2+（0111）2=（10000）2十进制9+7=16 并在七段译码显示器上显示16.
若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2
并在七段译码显示器上显示02.
2.2加减运算电路方案设计
2.2.1加减运算方案一
如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110），产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。
由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U11即可显示结果。
2.2.2加减运算方案二
由两异或门两与门和一或门组成全加器，可实现一位二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采用四个全加器串行进位的方式来实现，将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。
通过在全加器电路中再接入两个反相器可组成一个全减器，实现一位二进制减逻辑运算，将来自低位的错位信号端接到向高位借位的信号端，依次连接四个全减器，构成可实现四位二进制数并行进行逻辑减运算的电路。
在两组电路置数端接开关控制置数输入加法还是减法运算电路，电路输出端接LED灯显示输出结果，输出为五位二进制数。
图2-2-1加减法运算电路图
2.2.3两种方案的比较
通过对两种方案的比较，为实现设计要求，首先在不计入数码管所需芯片的情况下，方案二一共需要十二个芯片，电路的连接相当复杂，产生接线错误和导线接触不良的几率大大增加，而且耗费较高；而方案一一共需要七或九个芯片，且其中几个芯片只用到一两个门，相对接线较简单，容易实现。
其次，方案二采用串行进位和借位的方式来实现四位逻辑加减运算，任意一位的逻辑运算必须在前一位的运算完成之后才能进行，相较而言运算速度不高；而方案一采用的是超前进位的方式来实现四位逻辑运算的，每位的进位只有加数和被加数决定，而与低位的进位无关，它的运算速度较方案二高出很多。
综上所述，方案一较方案二更加优秀，不仅电路简单而且运算速度更快，经综合小组各设计方案，被选为小组共同方案。
3单元电路设计、参数计算和器件选择
3.1单元电路设计
3.1.1减法电路的实现
图3-1-1 减法运算电路
如图3-1-1所示，该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N
=2n-N原，补码与反码的关系式为N补=N反+1，
补
A-B=A+B补-2n=A+B反+1-2n
因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：
A+B反+1，
由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值
为1，同时还要发出借位信号。
因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。
3.1.2 译码显示电路
一个七段LED译码驱动器74HC4511和一个七段LED数码显示器组成。
七段LED译码驱动器74HC4511的功能表如下．在74HC4511中，经前面运算电路运算所得的结果输入74HC4511的D3D2D1D0，再译码输出，最后在七段LED显示器中显示出来．
七段LED译码驱动器74HC4511功能表
七段LED译码驱动器74HC4511功能表续
图3-1-2 译码显示电路
3.1.3
加法电路的实现
用两片4位全加器74LS83和门电路设计一位8421BCD 码加法器
由于一位8421BCD 数A 加一位数B 有0到18这十九种结果。
而且由于显示的关系 当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：
C O
S 3
S 2
S 1
S 0
Y
数的大小
8 4 2 1 0 0 0 0 0 0 0 没有超过9
0 0 0 0 1 0 1 0 0 0 1 0 0 2 0 0 0 1 1 0 3 0
1
4
由表我们可以算出Y的表达式
由前16项有（1）
3210321032103210321032103231
Y S S S S S S S S S S S S S S S S S S S S S S S S S S S S =+++++=+
(2)由后10项有
1O Y C ==
由（1）（2）有Y =C O +S 3S 2+S 3S 1
由于用与非门比较方便所以我们选用了与非门电路 有以下两种选择：
(1)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =•• (2)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =••
但是第一种方式简单所以我们选用了第一种方式得到了如下的理论图:
图3-1-3 加法运算电路
3.2 元器件选择
3.2.1 加法电路器件
完成加法运算可用器件超前进位加法器74LS283或者4008来实现。
如图3-1-3还需用到2输入与门74LS08，3输入或门。
16 15 14 13 12 11 10 9
74LS283
1 2 3 4 5 6 7 8 V CC B 2 A 2 S 2 B 3 A 3 S 3 C 3 TTL 加法器74LS283引脚图
16 15 14 13 12 11 10 9
4008
1 2 3 4 5 6 7 8 V DD B 3C 3 S 3 S 2 S 1 S 0 C 0-1 CMOS 加法器4008引脚图
A 3
B 2 A 2 B 1 A 1 B 0 A 0 V SS S 1 B 1 A 1 S 0 B 0 A 0
C 0-1 GND
74LS08引脚图
3.2.2 减法电路器件
由于没有直接做减法运算的器件，所以用加上减数的补码来完成减法运算，仍要用到74LS283或者4008，如图3-1-1，只需在加法器前加上4个异或门（一片74LS86）即可。
3.2.3
74LS86
=1 =1
=1
=1。