数字逻辑 2006试题及答案(A)
《数字逻辑与数字系统》期末考试试题（A）标准答案
《数字逻辑与数字系统》期末考试试题（A）标准答案北京邮电⼤学2006——2007学年第⼀学期《数字逻辑与数字系统》期末考试试题(A)标准答案⼀、选择题（每⼩题1分，共10分）1．A2．B3．C4．D5．A6．B7．C8．D9．A10.B⼆、填空题（每⼩题2分，共20分）1.余3码2. 数据输⼊D、地址控制输⼊A1、A3. 0、14. 输⼊、原来5.多对⼀、⼀对多6. 同⼀个、状态7. ⽶⾥型8. D触发器、JK触发器9．510.多路选择器型（MUX）、定序型三、简答题（各5分，共10分）1. （5分）ispLSI1032中通⽤逻辑块GLB的五种组态模式是标准组态，⾼速直通组态，异或逻辑组态，单乘积项组态，多模式组态。
其中单乘积项组态最快，多模式和异或逻辑组态最慢。
2．（5分）⼩型控制器的组成框图。
四、时序电路分析题（10分） 1、（2分）右图从左到右为A 0 A 1 A 2 A 3……A 152、（4分）1514131211109876543210A A A A A A A A A A A A A A A A F += 1514131211109876543210F =3、（4分）当变量A 0 A 1 A 2 A 3……A 15全位0时，输出F=1,由打⼊信号打⼊标志触发器保存。
F=1标志着三态门输出信号为全0。
这是判别总线上代码全为0的电路。
五、组合电路设计（10分）1、真值表（2分） A i B i C i-1 S i Ci0 0 0 0 0 0 0 1 1 0 0 1 0 10 0 1 1 01 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 11控制信号反馈T 1T 22、画图（3分）:3、（3分）32位加法器最长时间为：最低位异或门+31级进位+最⾼位异或门： t=40ns+(20+20)ns ×31+40ns=1320ns六、时序电路分析（12分）1、写出状态⽅程 (3分)n2n 101n 0Q Q D Q ==+n 011n 1Q D Q ==+n 121n 2Q D Q ==+2、出状态转移表(3分)ii i i C B A S ⊕⊕=1i i i i i 1i i 1i i i i i C )B A (B A C B C A B A C ⊕+=++=221S 323231…… 表达式：2分Q 2n Q 1n Q 0n Q 2n+1 Q 1n+1 Q 0n+1 0 0 0 0 01 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 13．状态转移图（3分）4、此电路是五进制计数器，可⾃启动（3分）七、硬件描述语⾔设计（14分）MODULE counterTITLE '3-bit Gray code counter';Clock, pin;X pin;Q2,Q1,Q0 node istype 'reg';QSTATE=[Q3,Q2,Q0]; A=[0,0,0]; A=[0,0,1]; A=[0,1,1]; A=[0,1,0]; A=[1,1,0]; A=[1,1,1]; A=[1,0,1]; A=[1,0,0]; EQUATIONS QSTATE.CLK=Clock;（3分）（3分）（2分）State_diagram QSTATE State A;CASE X==1:B;X==0:H;END CASEState B;CASE X==1:C;X==0:A;END CASE……State H;CASE X==1:A;X==0:G;END CASEENDState_diagram QSTATE State A: if X==1 then B else H; State B: if X==1 then C else A; State C: if X==1 then D else B; State D: if X==1 then E else C; State E: if X==1 then F else D; State F: if X==1 then G else E; State G: if X==1 then H else F; State H: if X==1 then A else G; END⼋、⼩型控制器设计（14分）1、ASM流程图（3分）2、状态转移真值表（3分）PS NSQ1n Q0n Q1n+1Q0n+1a 0 0b 0 1b 0 1c 1 1c 1 1d 1 0d 1 0 c 1 1（6分）⽅案23、写出激励⽅程和控制信号表达式（2分+2分）nn 11Q Q D += n 1n 00Q Q D += 2n 0n1n 0n 1T )Q Q Q Q (LDA +=2n 0n 1n 0n 1T )Q Q Q Q (LDB +=n 0n 1Q Q ADD =4、设计定序型控制器电路。
2006武汉大学数字逻辑试题答案
≥1 CLR QD QC CP “1” CP U CP D QB QA A2
F
LD
“0”
A1 八选一 MUX A0 G D 0 D 1 D 2 D3 D 4 D 5 D 6 D7
“1”
1
0
0
1
0
0
1
0
5
输出 F 0 0 0 1 0 1 1 1
② 输出函数表达式 F=∑ m(3,5,6,7) ③ 变换表达式形式
A B C & F
F m3 m5 m6 m7 m3 m5 m6 m7
④画逻辑图
1 0 0
2. 解答 ① 把 74193 设计成 8 进制计数器，计数规律为 QDQCQBQA： 0000→0001→0010→0011 ↑ ↓
2
④ 时间图
1 x 20 分） 1. 解答 设初态为 A/0
原始状态图如下
0 A/0 0 1 E/1 1 0 C/1 D/1 0 1
x:
1 0
原始状态表
B/0 1
现态 A B C D E
次态 输出 x=0 x=1 A B 0 A C 0 D C 0 A E 0 A B 1
输入 ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
输入 F 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1
Z xy2 y1
电路属 Mealy 模型
J 2 k2 1 c2 y1 J1 k1 1 c1 x
C1 ↓ ↓ ↓ ↓
输出 Z 0 0 0 1
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。
—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
数字逻辑试卷2006下(计算机学院A答案)
………密………封………线………以………内………答………题………无………效……电子科技大学二零零六至二零零七学年第1学期期末考试数字逻辑 课程考试题 A 卷（ 120 分钟） 考试形式： 闭卷 考试日期 2007年 月 日课程成绩构成：平时 20 分， 期中 10 分， 实验 分， 期末 70 分一、单项选择题，下列每题的四个选项中有一个正确的，请把正确选项的编号填入括号内（每小题2分，共10分）1、反码是（1011101）反，其对应的十进制数是( 2 )。
(1) —29 (2) —34 (3)—16 (4) +222、与8421BCD 码（01101000）8421BCD 等值的十进制数是（ 1 ）。
(1) 68 (2) 38 (3) 105 (4) 243、函数))()()((),,(C B A C B A C B A C B A C B A F ++++++++=可表示为( 1 )。
(1)∏)7,4,2,0(M (2)∑)7,4,2,0(m (3)∏)7,5,3,0(M (4) ∑)7,5,3,0(m4、逻辑函数=⊕⊕=)(B A A F ( 2 )。
(1) A (2) B (3)B A ⊕ (4) B A ⊕5、逻辑函数C B AB C A F ++=，当变量的取值为( B )时，不会出现冒险现象。
A. B=C=1 B. A=0 C=1 C. A=1 C=0 D. A=B=0 二、填空题（每小题2分，共10分）1、欲对100个对象进行二进制编码，则至少需要（ 7 ）位二进制数。
2、二进制码（1110101）2对应的格雷码是（ 1001111 ）。
3、当j i ≠时，同一逻辑函数的两个最小项=⋅j i m m （ 0 ）。
4、用与非门构成的基本RS 触发器的特征方程是（n n Q R S Q +=+1），其约束条件是（ 1=+R S ）。
5、集电极开路（OC ）输出门必须外加（ 上拉电阻 ），才能正常工作。
最新2006~2007第一学期《数字逻辑》考试试题(a卷)
assign WR_C=A==8'B11110100 & !n_IORQ & !n_WR?0:1;
endmodule
可以有其它描述方ቤተ መጻሕፍቲ ባይዱ。
8
可口可乐 激励制度
考核激励制度
• (1)考核 • 人才的健康成长，离不开公司的考核激励。
在可口可乐公司，这种考核激励机制是十 分健全而丰富多彩的。
职责工作描述及岗位责任书
kpi考核制度，可口可乐公司已经创造了引人注目的管理
绩效和经济绩效。
•
当每个员工每天的工作进程、每个客户的拜访、每件
产品的销售、每个促销活动的执行、每天的销售业绩、每
月的市场开发状况、每个客户的帐款等等均被主管时时刻
刻跟踪，并且被明确为每天的责任，同时可用量化的指标
来考核和跟踪时，这产生的工作效果是非常显著的。
2. 依照以下波形，试画出上升边沿触发的JK触发器和高电平使能的JK 锁存器的输出端波形，设初态为“0”，/RD为异步清0端。
CP/ EN
/RD
J
K
Q(触发器） 3
Q (锁存器）
2
（空翻） （空翻）
（每沿1分）
3. 已知格雷码（G3 G2 G1 G0）转换为二进制自然代码（F3 F2 F1 F0）的 逻辑电路如下，请直接画出二进制自然代码转换为格雷码的逻辑电路。
何为k p i考核
• 定义：KPI（Key Performance Indication）即关键业绩指标，指的是通过对组织内部 某一流程的输入端、输出端的关键参数进行设置、取样、计算、分析，衡量流程绩效 的一种目标式量化管理指标，是把企业的战略目标分解为可运作的远景目标的工具， 是企业绩效管.
“数字逻辑”试题_2006-2007期末中文A_答案
………密………封………线………以………内………答………题………无………效……一、 填空题 （每空1分，共5分）1、CMOS 与非门的未用输入端应连接到逻辑（ ）电平或者输入信号连接端上。
2、DAC 的功能是将（ ）输入成正比地转换成模拟输出。
3、4512⨯ EPROM 可存储一个（ ）输入4输出的真值表。
4、74X163的RCO 输出有效条件是：仅当使能信号（ ）有效，并且计数器的状态是15。
5、已知二进制原码为 ( 001101) 2 , 问 对应的8-bit 的补码为 ( )2.二、单项选择题：从以下题目中选择唯一正确的答案。
（每题2分，共10分）1、八路数据分配器的地址输入端有（ ）个。
A. 2B. 3C. 4D. 5 2、以下描述一个逻辑函数的方法中( )只能唯一表示。
A.表达式B.逻辑图C.真值表D.波形图 3、实现同一功能的Mealy 型同步时序电路比Moore 型同步时序电路所需要的（ ）。
A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（ ）。
A. 2B. 3C. 4D.55、下列各逻辑函数式相等，其中无静态冒险现象的是（ ）。
A. F=B ’C ’+AC+A ’BB. F=A ’C ’+BC+AB ’C. F=A ’C ’+BC+AB ’+A ’BD. F=B ’C ’+AC+A ’B+BC+AB ’+A ’C ’三、 组合电路分析： （共10分）1．求逻辑函数 BC BC A AB F ++='' 最简和之积表达式。
（4分）(2). 已知逻辑函数 F=W+XZ+XY ， 请写出与该函数对应的最小项列表表达式：(3). 请完成给定电路的定时图（假设每一个逻辑门均有一个单位的时延Δ）。
(3分)………密………封………线………以………内………答………题………无………效……解：四、试用一片三输入八输出译码器（74X138）和适当的与非门实现函数：F = A’BD’ + A’CD’ + BCD’写出真值表，画出电路连接图。
06级数字逻辑试卷A
2007 ─2008 学年 第 二 学期 《 数字逻辑 》课程考试试卷( A 卷 )专业：计科 年级：06级 考试方式：闭卷 学分：4 考试时间：120 分钟一、 填空题 (每空 1分，共 20分)1、数字逻辑电路可分为（ 1 ）和（ 2 ）两大类。
2、十进制数128的二进制数为（ 3 ），十六进制数为（ 4 ）。
3、消除组合逻辑电路中竞争—冒险的常用方法有（ 5 ）、（ 6 ）、（ 7 ）、（ 8 ）。
4、米里（Mealy ）型时序逻辑电路的输出是（ 9 ）的函数，莫尔（Moore ）型时序逻辑电路的输出是（ 10 ）的函数。
5、T 型触发器在时钟作用下的次态Q n+1取决于（ 11 ），其次态方程为（ 12 ）。
6、构造一个模10的同步计数器需要（ 13 ）个状态，需要（ 14 ）触发器。
7、逻辑函数B A AB F +=的反函数=F ( 15 )，对偶函数='F （ 16 ）。
8、十进制数120.5对应的二进制数为（ 17 ），8421BCD 码为（ 18 ）。
9、若要使J-K 触发器异步置1，，必须使D S =（ 19 ），D R =（ 20 ），而与输入信号J 、K 及时钟无关。
二、 选择题 (每小题 2分，共 20分)（从下列各题的四个备选答案中选出一个或多个正确答案，并填写在括号内） 1、下列物理量中，属于数字量的有（ ）。
A.开关状态 B.温度 C.交流电流 D.指示灯状态 2、十进制数555的余3码为（ ）。
A.101101101B.010*********C.100010001000D.010********* 3、下列触发器中，（ ）可作为同步时序电路的记忆元件。
A. D 触发器 B. J-K 触发器 C. T 触发器 D. 基本RS 触发器 4、设计一个8421码加法计数器，至少需要（ ）个触发器。
A 卷第 1 页 共 4 页A. 3B. 4C. 6D. 105、下列中规模通用集成电路中，（ ）属于组合逻辑电路。
数字逻辑a答案
数字逻辑a 卷答案一、选择题（本大题共10小题，每小题2分，共20分）1-5 BBAAB6-10 CBAAD二、简答题（本大题共4小题，每小题7.5分，共30分）1、答：（1）、由实际问题列真值表（2）、列代数式或添卡诺图（3）、化简（4）、画逻辑图2、答：AB C A F +=3、答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争－冒险现象。
消除竞争－冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。
4、答：B A B A F +=三、分析题（本大题共3小题，每小题10分，共30分）1、分析以下电路，说明电路功能。
（10分）解： C A BC B A Y CB A S ++=⊕⊕= 2分该组合逻辑电路是全减器。
以上8分2、分析以下电路，说明电路功能。
（10分）解：该电路是异步2位二进制减法计数器（1分）3、分析以下电路，说明电路功能。
（10分）解：101Q Q D = ， 10Q D = ， 10Q Q Z = 3分4分2分该电路是3进制减法计数器1分四、设计题（本大题共2小题，每小题10分，共20分）1、设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，F=，请用74LS138 和必要的门电路实现。
(10分)实现AB解：（1）、真值表（4分）（2）、代数式：（3分）∑，，，F，m=)651(，432（3）、画电路图：（3分）2、画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。
(10分)X：1010101010Z：0001000100解：设S0：输入1，S1：输入0，S2：输入01，S3：输入010这里：S3 与S2等价。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
……………………………… 装 ……………………………… 订 ………………………………… 线 ………………………………课程________________________班级________________________姓名__________________________学号________________________……………………………… 密 ……………………………… 封 ………………………………… 线 ………………………………安 徽 工 业 大 学 试 题 纸2006~2007学年第一学期期末考试《数字逻辑》试卷（A ）一、填空题。
请在每小题的空格中填上正确答案。
错填、不填均无分。
(本大题共10小题，每空1分，共10分) 1．基本逻辑运算有________、或、非3种。
2．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫________。
3．函数Y=AB+AC 的最小项表达式为________。
4．数字用________码表示，零的表示唯一。
5．3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y =________。
6．能够将1个输入数据，根据需要传送到m 个输出端的任何一个输出端的电路叫________。
7．对于T 触发器，当T=________时，触发器处于保持状态。
8．某计数器的输出波形如图1所示，该计数器是________进制计数器。
图19．Mealy 型时序逻辑电路的输出是________的函数。
10．EDA 软件Max+plusII 提供了三种描述电路的方式，分别是：原理图描述、波形描述和 。
二、单项选择题。
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
(本大题共15小题，每小题2分，共30分)11．下列各组数中，是8进制的是( )。
A ．27452 B ．63957 C ．47EF8 D ．37481 12．用0、1两个符号对100个信息进行编码，则至少需要( )。
A ．8位 B ．7位 C ．9位 D ．6位 13．和逻辑式A +ABC 相等的式子是( ) A ．BCB ．1+BC C ．AD ．A +BC 14．函数F=AB+BC ，使F=1的输入ABC 组合为( )。
A ．ABC=000 B ．ABC=010 C ．ABC=101D ．ABC=11015．逻辑函数F=AB+B C 的反函数F =( )。
A ．（A +B ）（B +C ）B ．（A+B ）（B+C ） C ．A +B +CD ．A B +B C16．一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。
A ．15 B ．8 C ．7 D ．1 17．以下描述一个逻辑函数的方法中( )只能唯一表示。
A.表达式B.逻辑图C.真值表D.波形图 18． R-S 型触发器的“R ”意指( )。
A.重复B.复位C.优先D.异步 19．欲使边沿D 触发器变成T 触发器，则只要使( )。
A.T=1 B.D=n QC.nQ D T ⊕= D.nQ T D ⊕=20． ASCII 码是一组( )位二进制代码。
A.6B.7C.8D.9题号 一二三四五六七八九十十一十二十三十四十五十六十七十八十九二十总 分得分21．一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为( )。
A．1100 B．1000 C．1001 D．101022．一个5位地址码、8位输出的ROM，其存储矩阵的容量为( )位。
A．48 B．64 C．40 D．25623．GAL与PAL的区别在于( )A.输入采用缓冲器B.输出逻辑宏单元(OLMC)C.输出固定或阵列D.输入采用可编程与阵列24．PAL是一种________的可编程逻辑器件。
( )A．与阵列可编程、或阵列固定B．与阵列固定、或阵列可编程C．与、或阵列固定D．与、或阵列都可编程25．在数字逻辑中，缩写词ISP的含义是：（）A．Internet服务提供商B．边界扫描测试 C．在系统编程D．可编程逻辑器件三、分析题（每题10分，共20分）26、分析图2所示电路，说明电路功能。
（10分）图227、分析图3所示电路，说明电路功能。
（10分）图3四、设计题（共40分）28、有一频率为1Hz的时钟脉冲信号，现欲得到电子钟的分钟脉冲信号，试用74LS161设计其发生电路。
74LS161功能表和引脚功能如图4，要求用清零法实现，标出芯片控制信号，画出连线图。
（15分）图429、用4位二进制计数器74LS161和74LS138译码器设计一个环型流水灯控制电路。
起始亮灯位置任意指定，要求发光二极管按逆时针方向亮灭，完成其电路连接、正确标明各芯片控制信号。
（15分）图530、用PROM设计一个实现Y=X2的逻辑电路，假设X的变化范围为十进制数0~9。
要求给出设计过程、指出PROM容量（位）并画出阵列图（10分）………………………………密………………………………封…………………………………线………………………………安徽工业大学答题纸（A）一、填空题（每空1分，共10分）得分1 2 3 4 56 7 8 9 10二、选择题（每题2分，共30分）得分11 12 13 14 15 16 17 18 19 20 21 22 23 24 25三、分析题（每题10分，共20分）得分26、27、四、设计题（共40分）得分30、28、29、……………………………… 密……………………………… 封 ………………………………… 线 ………………………………安 徽 工 业 大 学 答 题 纸（A ）一、填空题（每空1分，共10分） 得分 1 与 2 真值表 3 ∑++)7,6,5(m C B A C AB ABC 或 4补 5 11111101 6数据分配器786 9现态和输入10硬件描述语言描述二、选择题（每题2分，共30分） 得分 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 A BDDADCBDBCDBAC三、分析题（每题10分，共20分） 得分四、设计题（共40分） 得分26、解：在图上标记中间结点为p1~p4，则为本位向更高位的进位为相加得到的本位和输出表示来自低位的进位表示两个加数输入此电路为一位全加器真值表如下：Y F C B ,A 1111110011101010100110110010100110000000,4,3,2,1⇒++=⋅⋅=⊕⊕=⇒===⊕=Y F C B A BCAC AB BC AC AB Y C B A F BCp AC p AB p B A p 27、解：根据图示连接和数据选择器的功能知：BCC A B A B A C B A BC A B AD m F CB A ABC C B A C B A C B AD m F i i i i i i ++=⋅+++⋅==⊕⊕=+++==∑∑==10302301真值表如下：A 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 F 1 0 1 1 0 1 0 0 1 F 2 0 1 1 1 0 0 0 1从真值表可见，此电路为一位全减器，输入A 为被减数，B 为减数，C 为来自低位的借位，输出F 1表示本位差，F 2表示本位向更高位的借位。
28解：1分=60秒，秒脉冲经过60分频即可得到分钟脉冲，为此需设计模60计数器由功能表知，74161是具有异步清零端的4位二进制计数器，模为16，要得到模60计数器需要两片级联，可将低位片的进位输出Rco 接至高位片的ENT 、ENP ，同时对暂态60=(111100)2译码得到异步清零信号，具体连接如图所示：2930、解：已知X 的范围为0～9，则Y 的范围为0～81，设X=X 3X 2X 1X 0，Y=Y 6Y 5Y 4Y 3Y 2Y 1Y 0，则有真值表： X 3 X 2 X 1 X 0 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 0 0 1 0 0 0 1 1 1 0 1 1 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 11111此真值表可以用容量为24X7的PROM 存储，阵列图如下：评分标准： 1、 函数表达式（3分） 2、 真值表（4分） 3、 功能说明（3分） 评分标准：1、 函数表达式（4分）2、 真值表（3分）3、 功能说明（3分）评分标准：连线图（级联实现和使能端3分；时钟输入和清零端3分；脉冲输出3分；译码状态或计数循环3分；附加门电路3分）评分标准：1、74161正常计数（2分）；2、74138正常译码（2分）；3、74161 74138的连接（3分）；4、07Y ~Y 至发光二极管的连接（8分）评分标准：1、真值表（3分）2、ROM 容量（2分）3、阵列图（5分）。