GF2m上的一种可并行快速乘法器结构

输入：仁（‰，…，嘲，ａｏ），６＝（６＋ｌ＇．．．，ｂｌ，ｂｏ）∈ＧＦ（２“）以髫）＝
茗“＋ｒ（茹）
输出：ｃ≈·ｂ
１．ｃ＋＿旬
２．对于ｉ从ｍ一１降序到０，重复执行 ２．１ ｃ＋＿左移（ｃ）＋ｃ“·ｒ
２．２ ｃ＋－－ｃ＋ｂｉ＂ａ
３．返回ｃ 算法１所示的高位优先乘法器可扩展为大小可变的域
ＧＦ（２“）上的乘法器，其中ｍ Ｅ｛ｍ１，ｍａ，…，嘲，ｍＩ≤观≤…ｍｔ
ｈａｒｄｗａｒｅ ｃｏｍｐｌｅｘｉｔｙ．
Ｋｅｙ ｗｏｒｄｓ：Ｖｅｒｙ ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ（ＶＬＳｌ）；ｍｕｌｔｉｐｌｉｅｒ；ｒｅｃｏｎｆｉｇｎｒａｂｌｅ；ｅｌｌｉｐｔｉｃ ｃａｌｖｅ ｃｒｙｐｔｏｇａｐｈｙ
攮要：在可重构的高位优先串行乘法器基础上，提出了一种ＧＦ（２＿）上可控制的快速乘法器结构。该乘法器增加了１个控帝ｌ信号 和７个两路选择器。在域宽小于最大域宽的一半时能利用现有硬件资源并行计算两个乘法。该乘法器结构电路复杂度低，能利用现 有存储空间并行计算，并能扩展应用于串并混合结构中。这种乘法器适合存储空间小、低硬件复杂度的可重构密码系统ＶＬＳＩ设计。 关键词：超大攫膜集成电路（ＶＬＳＩ）；乘法器；可重构；椭圆曲线密码 ＤＯＩ：１０．３７７８０．ｉｓｓｎ．１００２—８３３１．２００９．３５．０１９文章编ｑ－：１００２—８３３１（２００９）３５－００５９－０３文献标识码：Ａ中图分类号：７Ⅲ９１８；ＴＮ４７
马自堂，段斌，刘云飞：ＧＦ（２“）上的一种可并行快速乘法器结构
２００９，４５（３５）
６１
馈后的位由于都经过同样的延迟，所以能严格同步输出。
４改进方法在串并混合模式中的应用 由于ＭＳＢ在ｍ个时钟周期内完成一次乘法运算，当ｍ较
大时采用ＭＳＢ乘法器实现速度还是较慢，因此可以根据芯片 的资’源Ｊ隋况采用串并混合结构的乘法器。这种算法能通过对并 行计算的位数—数字大小（ｄｉｇｉｔ－－ｓｉｚｅ）ｋ的选取在速度与面积之间 进行平衡。若数字大小为｜｜｝，则完成—次模乘运算只需Ｉ（ｍ＋ｌ溉］ 个时钟周期。记，＝Ｆｍ／ｋｌ，且
算法３ Ｇ“２＿）上的串并混合乘法嬲
输入：仁（铂，…，ｏｌ，ａｏ），ｂ＝（６。，…，６ｌ，ｂｏ）ＥＧＦ（２＂）√＜并），Ｊ｜｝
输出：ｃ＝口·ｂ １．ｃ（菇）＋—口（茗）—艮１（ｘ）ｍｏｄｌ人并） ２．对于ｉ从ｓ一２降序到０，重复执行
２．１ ｕ（菇）ｏ∑ｃ，茗Ｊ蒯“善）
ｊ＝０ ｋ－１
２．２口（菇）～（屉）∑６。。√Ｉｎｏｄ人茗）
ｈｉ，ｂｏ），芦（ｋｌ，…，ｒ＾，ｋｌ，…，ｒｌ ｒｏ）∈ｃＦ（２ｍ） “茗）为域的不可约多项式，ｎ＝ｍ］２，ｓｅｌ∈【０，１１为控制信号 输出：ｃ＝（ｃ＋１，…，ｃ。，ｃ一，…，ｃｌ＇ｃｏ）邵·ｂ
１．ｃ＋＿由
２．如果ｓｅｌ＝ｌ
２．１令（ｋ１，…ｌ＂１ ｒｏ）＝（～ｌ，…ｒ肿ｌ，ｋ）－－Ａ髫）纠 ２．２对于ｉ从ｎ＿ｌ降序到０，重复执行
积复杂度极限情况下为常数和Ｏ（ｍ‘）。混合乘法器通常用来在 硬件资源受限时均衡性能和面积。例如，串行乘法器中的高位 优先乘法器（ＭＳＢ）能用２个ｍ比特移位寄存器和２个寄存器
在进行ｍ次移位后完成一次Ｃ以２“）上的乘法运算。而当硬件 资源允许时，并行乘法器可以用组合电路将乘法运算的ｍ位乘 积一次并计算出来，但这是以更多的电路复杂度为代价的。混合 乘法器如数字串行乘法器能一次同时计算出乘积的多位。如果 乘法运算以ｋ倍的速度加速完成，但电路复杂度也会增加＿｜｝倍。
ｔｕｒｅ ｈａｓ ｌｏｗ ｃｉｒｃｕｉｔ ｃｏｍｐｌｅｘｉｔｙ ａｎｄ ｌｏｗ ｐｏｗｅｒ ｃｏｓｔ．Ｉｔ Ｃａｎ ＵＳｅ ｌｉｍｉｔｅｄ ｒｅｇｉｓｔｅｒｓ ｔｏ ａｃｃｅｌｅｒａｔｅ ｃｏｍｐｕｔｉｎｇ，ａｎｄ ａｌｓｏ ｃａｎ ｂｅ ａｐｐｌｉｅｄ
ｔｏ ｔｈｅ ｓｅｒｉａｌ－ｐａｒａｌｌｅｌ ａｒｃｈｉｔｅｃｔｕｒｅ．Ｉｔ ｓｕｉｔｓ ｔｈｅ ＶＬＳＩ ｄｅｓｉｇｎ ｏｆ ｒｅｃｏｎｆｉｇｎｒａｂｌｅ ｃｒｙｐｔｏｇｒａｐｈｉｅ ａｐｐｌｉｃａｔｉｏｎｓ ｗｉｔｈ ｌｉｍｉｔｅｄ ｓｔｏｒａｇｅ ａｎｄ ｌｏｗ
收稿日期：２００９—０７－０７
修回１３期：２００９－０８—２６
万方数据
６０ ２００９，４５（３５）
Ｃｏｍｐｕｔｅｒ Ｅｎｇｉｎｅｅｒｉｎｇ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ计算机工程与应用
控制的快速乘法器结构。通过增加控制信号和多路选择器，乘 法器在域宽小于最大域宽的一半时能将速度提高—倍。它不占 用额外的存储空间，并能扩展应用于串并混合结构中。
ＣＬＡ加法器。进一步对于有限域Ｇ及２“）来说，其乘法器还可以 按串并行方式的不同一般分为三类：比特串行乘法器、并行乘
法器和混合乘法器。若乘法器在每个时钟周期产生出乘积的一 个位，则称它为位串行的。若乘法器在每个时钟周期产生出乘 积的多个位，则称它为数字串行的。若乘法器在—个时钟周期 产生出乘积的所有位，则称为并行的。从理论上来说，串行乘法 器的时间和面积复杂度一般为０（ｍ），并行乘法器的时间和面
Ｃｏｍｐｕｔｅｒ Ｅｎｇｉｎｅｅｒｉｎｇ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ计算机工程与应用
◎研发、设计、测试０
２００９，４５（３５）
５９
ＧＦ（ｍ）上的一种可并行快速乘法器结构
马自堂１，段斌２，刘云飞２
ＭＡ Ｚｉ－ｔａｎｇＩ，ＤＵＡＮ ＢｉｎＩ，ＬＩＵ Ｙｕｎ－ｆｅｉ２
１．解放军信息工程大学电子技术学院，郑州４５０００４ ２．防空兵指挥学院防空导弹系，郑州４５００５２
（６孵（髫）＋６ｌａ（茹）·菇＋…＋ｂａ＿ｃｔ（戈）·茹ｍ－２＋６ｍ＿母（茹）·茹”１）ｍｏｄ．八茹）－
ｂｏａ（ｘ）ｍｏｄｆ（ｘ）＋ｂ１８（ｚ）·ｘｍｏｄｆ（ｘ）＋…＋６＋１ａ（茗）·髫～ｎｌｏｄ火茗） 按照对ｂ各位处理顺序的不同，可以将串行乘法器分为高
位优先（ＭＳＢ）和低位优先（ＬｓＢ）两种。
算法１ ＧＦ（２“）上的高位优先乘法器［，】
ｃａｒｌ哪ｔｈｅ ｒｉｍ ｍｕｌｔｉｐｌｉｅｒ．Ｏｎｅ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ ａｎｄ ｓｉｘ ｔｗｏ－ｗａｙ ｍｕｘｅｓ ａ坨ａｄｄｅｄ ｉｎ ｔｈｅ ｍｕｌｔｉｐｌｉｅｒ．ａｎｄ ｉｔ
ｆｉｘｅｄ ｈａｒｄｗａｌ＇ｅ ｒｅｓｏｕｒｃｅ
ｔｏ ｃｏｍｐｕｔｅ ｔｗｏ ｍｕｌｔｉｐｌｉｃａｔｉｏｎ ｐａｒａｌｌｅｌｌｙ，ｗｈｅｎ ｔｈｅ ｆｉｅｌｄ ｌｅｎｇｔｈ ｉｓ ｌｅｓｓ ｔｈａｎ ｈａｌｆ ｏｆ ｔｈｅ ｍａｘｉｍｕｍ．Ｔｈｅ ｐｒｏｐｏｓｅｄ ｍｕｌｔｉｐｌｉｅｒ ａｒｅｈｉｔｅｅ－
２可重构的高位优先乘法器
ｍ—ｌ
在多项式基｛１，戈，…，戈”１ｌ表示下，口（茹）＝∑ａｉ石‘，６（戈）＝
ｉ＝Ｏ
ｍ一１，ｈ一１
∑６。茹‘ＧＦ（２“）∥省）≈“＋ｒ（茹）≈“＋∑，ｆ髫‘为ＣＦ（２”）的约减
ｉ＝０
ｉ＝Ｏ
多项式，则
ｃ（ｘ）铷（并）ｂ（ｘ）ｍｏａｆ（髫）＝
ａ（ｘ）（ｂｏ＋ｂ ｒｘ＋…＋６＋Ｉｘ“）ｒｏｏｄ火菇）＝
２．２．１同时执行 （ｃ“，…ｃ１，ｃｏ）＋－左移（ｃ㈣…ｃＩ，ｃｏ）＋ｃ，卜ｌ（‰，…ｒｌ，ｒ０） （ｃ扣ｌ＇．一，ｃ肿ｌ，ｃ。）｝左移（ｃＭ，…ｃ肿ｌ’ｃ。）＋ｃ一（～Ｉ’．”ｒ肿ｌ，ｋ）
２．２．２同时执行
（ｃ纠，…ＣＩ，，Ｃｏ）－（ｃ，ｌ，…ｃｌ，ｃｏ）＋６ｉ（吗卜ｌ，…，嘞，ａａ） （Ｃ２ａ－－ｌ，…Ｃｒ，＋ｌ ｃ。）＋－（ｃ纠，…Ｃｎ＊ｌ，ｃ。）＋６湘（％．１，…，‰ｌ，ａｎ） 否则
Ｚ ｂ４。√，ｏ≤ｉ≤ｓ一２
ｊ．ｏ
Ｂｉ（茗）＝ 珥‘＊七一ｌ ∑６。。√，ｉ＝ｓ一１
则 ｃ（ｘ）＝ａ（ｘ）ｂ（ｘ）ｍｏｄ火石）＝
口（算）（菇‘ｍＥ．１（菇）帆‘ｍＢ－２（茗）＋…＋
ｆ曰，（髫）＋既（戈））ｍｏｄ“茗）＝
（（…（（口（茹）Ｅ．。（并））≯＋口（菇）Ｅ≈（名））石‘＋…＋
ａ（ｘ）８１（菇））ｆ＋口（石）Ｂｏ（茹））ｍｏｄ人茹）
在高位优先乘法器的基础上，提出了一种在Ｇ，（２“）上可
作者筒介：马自堂（１９６２一），男，教授，硕士生导师，主要研究领域为信息系统安全，嵌入式系统设计，ＥＤＡ技术；段斌（１９８１一），男，硕士研究生，主要
研究领域为信息系统安全，嵌入式系统设计；刘云飞（１９７９一），女，讲师，主要研究领域为嵌入式系统设计，制导与仿真。
每个寄存器的长度为ｍ。图ｌ描述了在任意域ｃ以ｒ）上，ｍ Ｅ ｛ｍ，，啦，…，巩｝和任意约减多项式中实现乘法的ＭＳＢ。控制器按 从高到低的顺序载入口，ｂ和ｒ的比特位，并将无用位置０。虽然 无用位也被时钟所驱动，但由于无用位的内容未发生变化，所 以其功耗几乎为零。这种乘法器能用—个计数器、两个ｍ位存 储器和两个ｍ位移位寄存器在ｍ个时钟周期内执行一次乘法 运算。
Ｉ
西门㈩
图２改进后的ＭＳＢ结构
表ｌ 串并行模式控制说明
壅堡
Ｎ＜ｍ≤Ｍ 凸咖≤Ⅳ
兰！！墅兰
０ 串行
１并行
望矍 在ｍ个时钟周期内计算—个ｍ位乘法
在ｍ个时钟周期内计算两个ｍ位乘法
算法２改进后的可重构高位优先（ＭＳＢ）乘法器 输入：口＝（％Ｉ＇…，％，稚Ｉ，…，嘞，ａｏ），６＝（６，ｌ，…，６。，ｂ，卜ｌ，…，
１引言 有限域在密码学领域有着广泛的应用。在公钥密码ＲＳＡ
和ＥＣＣ等算法设计中，有限域乘法运算是最重要的一种运算。 乘法运算的速度会对算法整体速度有很大影响，因此，设计复 杂性低、速度快的乘法运算算法和乘法器结构对提高加解密运 算速度非常重要。
乘法器按实现结构的不同可分为三类，一是反复式乘法器 （Ｉｔｅｒａｔｉｖｅ Ｓｔｒｕｃｔｕｒｅ Ｍｕｌｔｉｐｌｉｅｒ）ｌｌｌＪ移位累加乘法器，二是阵列式 乘法器（Ａｒｒａｙ Ｓｔｒｕｃｔｕｒｅ Ｍｕｌｔｉｐｌｉｅｒ），三是树状结构乘法器（Ｔｒｅｅ Ｓｔｒｕｃｔｕｒｅ Ｍｕｌｔｉｐｌｉｅｒ）。反复式面积最小，但所耗时钟数最多；阵 列式乘法器速度快些，结构规则，但关键路径时延和面积都随 乘数被乘数的比特位同比递增；现多采用树状结构乘法器，即部 分积＋压缩树＋最终加法器结构，如Ｂｏｏｔｈ编码器＋Ｗａｌｌａｃｅ树＋