DSP考试复习题 复习资料
DSP期末复习资料汇(含题)
第一章绪论1. DSP与DSP技术（1）DSP(Digital Signal Processing)----数字信号处理的理论和方法。
（2）DSP(Digital Signal Processor)----用于数字信号处理的可编程微处理器。
（3）DSP技术(Digital Signal Process)----是利用专门或通用数字信号处理芯片，完成数字信号处理的方法和技术。
2. DSP系统的特点（1）精度高、抗干扰能力强，稳定性好。
（2）编程方便、易于实现复杂算法（含自适应算法）。
（3）可程控。
（4）接口简单。
（5）集成方便。
3. DSP芯片的结构特点（1）改进的哈佛结构①哈佛结构DSP处理器将程序代码和数据的存储空间分开，各有自己的地址总线和数据总线。
（目的是为了同时取指令和取操作数，并进行指令和数据的处理，从而大大提高运算速度）②改进的哈佛结构在哈佛结构的基础上，使得程序代码和数据的存储空间之间也可以进行数据的传送。
（2）多总线结构多总线结构可以保证在一个机器周期内多次访问程序空间和数据空间。
TMS320C54x内部有P、C、D、E 4条总线P：传送取自ROM的指令代码和立即数；C、D：传送从RAM读出的操作数；E：传送写入到RAM中的数据；（3）流水线技术将各指令的各个步骤重叠起来执行，而不是一条指令执行完成之后，才开始执行下一条指令。
即第一条指令取指后，在译码时，第二条指令就取指，第一条指令取数时，第二条指令译码，而第三条指令就开始取指，。
以此类推。
（4）多处理单元；（5）特殊的DSP指令；（6）指令周期短、功能强；（7）运算精度高；（8）丰富的外设；（9）功耗低。
DSP最重要的特点：特殊的内部结构、强大的信息处理能力及较高的运行速度。
4.DSP芯片可以归纳为三大系列：①TMS320C2000系列：适用于控制领域②TMS320C5000系列：应用于通信领域③TMS320C6000系列：应用于图像处理第二章TMS320C54x的硬件结构1. TMS320C54x内部结构（3大块）(1)CPU(2)存储器系统(3)片内外设与专用硬件电路CPU部分①先进的多总线结构(1条程序总线、3条数据总线和4条地址总线)。
DSP技术及应用考试复习资料(按题型分)
一、填空题1．命令文件用.cmd扩展名表示。
2．TMS320LF2407 DSP共有144引脚。
3.与C语言相比，汇编语言的可移植性较差4. 在数的定标中，如果采用Q表示法，一个Q8定点数的精度为1/165. TMS320LF2407 DSP内部含有8 个辅助寄存器。
6．TMS320LF240X DSP微处理器采用的是哈佛结构7. 采用DSP进行数字信号处理属于软硬件结合实现方法。
8. 一般情况下，下列器件在工作时,功耗最小的是小液晶块9. TMS320LF2407 DSP中，累加器的位数为:32位10．可编程数字信号处理器简称DSP11.看门狗的作用是PC受到干扰而跑飞时产生复位12．TMS320LF240X DSP有1个累加器。
13．输出比较功能一般用于在规定的时刻输出需要的电平14. TMS320LF240X DSP共有86条指令，分为6大类。
15.一般情况下，TMS320LF240X系列DSP内的用户程序存储在Flash存储器中16. TMS320LF240X DSP具有 4 个通用定时器，都采用16位计数器，计数范围是0-65535个脉冲。
17．ADD *+，8，AR4含义是：以当前AR中的内容为地址的数据存储单元内容左移8位后与ACC中内容相加，结果送与ACC，且AR中内容加一，并指定AR4为下一个当前AR。
18．在数的定标中，如果采用Q表示法，Q越大，数值范围越大，但精度越低。
19．LF240X中断源分为__软件______中断和__硬件______中断。
20. 在TMS320LF240X DSP中，优先级最高的中断是__复位______。
21．TMS320LF240X DSP共有__3____种基本的数据寻址方式，分别是立即、直接、间接。
22．按数据格式分类，DSP芯片可分为定点式芯片和浮点式芯片。
23．TMS320LF2407A DSP有3种低功耗模式。
24．DSP执行一条指令，需要通过取指、译码和执行等阶段。
DSP复习资料
DSP复习资料1、DSP 芯⽚的结构？答：DSP 是改进的哈佛结构 (80C51是哈佛结构)。
冯．诺依曼结构与哈佛结构的区别是地址空间和数据空间分开与否。
冯诺依曼结构数据空间和地址空间不分开，哈佛结构数据空间和地址空间是分开的。
哈佛结构的特点：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；使⽤独⽴的两条总线，分别作为CPU 与每个存储器之间的专⽤通信路径，⽽这两条总线之间毫⽆关联。
改进的哈佛结构，其结构特点为：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并⾏处理；具有⼀条独⽴的地址总线和⼀条独⽴的数据总线，利⽤公⽤地址总线访问两个存储模块（程序存储模块和数据存储模块），公⽤数据总线则被⽤来完成程序存储模块或数据存储模块与CPU 之间的数据传输，改进的哈佛结构在哈佛结构的基础上⼜加以改进，即使得程序代码和数据存储空间之间也可以进⾏数据的传送。
TMS320LF2407A 采⽤改进的哈佛结构，芯⽚内部具有六条16位总线，即程序地址总线（PAB ）、数据读地址总线（DRAB ）、数据写地址总线（DWAB ）、程序读总线（PRDB ）、数据读总线（DRDB ）、数据写总线（DWEB ），其程序存储器总线和数据存储器总线相互独⽴，⽀持并⾏的程序和操作数寻址，因此CPU 的读/写可在同⼀周期内进⾏，这种⾼速运算能⼒使⾃适应控制、卡尔曼滤波、神经⽹络、遗传算法等复杂控制算法得以实现。
结构⽰意图如下：2、什么是流⽔线技术？DSP 是不是具有流⽔线技术(pipeline) ？答：流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。
计算机在执⾏⼀条指令时，总要经过取指、译码、取数、执⾏运算等步骤，需要若⼲个指令周期才能完成。
流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。
DSP复习题及答案
DSP复习题及答案DSP 复习题及答案1.TMS320C54x型DSP采用改进的哈弗结构对程序存储器和数据存储器进行控制2 DSP处理器按数据格式分为两类，分别是定点DSP和浮点DSP。
3 从数据总线的宽度来说，TMS320C54x型DSP是16位的微处理器6 若某一变量用Q10.5表示，该变量所能表示的数值范围-1024 <=x<1024；精度0.00001。
7 目前市场上DSP生产厂商位居榜首的是（D）A Motorola B ADI C Zilog D TI8 TMS320C2000系列的主要应用领域为（A ）A 测控领域B 无线通信和有线通信设备C 无线基站D 图像处理9 TMS320C54x型DSP是浮点型处理器（X）11 TMS320C54x支持流水线的指令运行方式（V）12 单片机和DSP内部都实现了硬件乘法器（X）14 TMS320C54x DSP功耗低，大运算量，主要用于便携式信息处理终端产品。
（V）15 简述TI公司TMS320C2000、TMS320C5000、TMS320C6000系列处理器的应用领域15.答: C2X、C24X称为C2000系列，主要用于数字控制系统;C54X、C55X称为C5000系列，主要用于功耗低、便于携带的通信终端;C62X、C64X和C67X称为C6000 系列，主要用于高性能复杂的通信系统，如移动通信基站16 函数f(x)=2(1+x2) -1<x<="">练习题(一)1．累加器A分为三个部分，分别为保护位，高阶位，低阶位。
2. TMS320C54x型DSP的内部采用8条16位的多总线结构。
3. TMS320C54X DSP的CPU包括3个状态器状态寄存器ST0；状态寄存器ST1；处理器工作方式状态寄存器PMST。
4. TMS320C54X DSP的40位ALU和累加器仅支持16位算数运算。
（X）5．C54X系列DSP 处理器的累加器A,B是32位的。
dsp复习题及答案_百度文库(精)
一、 TI公司DSP分类及代表产品简介TI的DSP经过完善的测试出厂时，都是以 TMS320为前缀。
在众多款型DSP中，TI把市场销量好和前景看好的DSP归为三大系列而大力推广，TI也称之为三个平台。
TMS320C6000平台，包含定点C62x和C64x以及浮点C67x。
其追求的是至高性能，最近新推出的芯片速度高达1GHZ，适合宽带网络、图像、影像、雷达等处理应用。
TMS320C5000 平台，包含代码兼容的定点C54x和C55x。
其提供性能、外围设备、小型封装和电源效率的优化组合，适合便携式上网、语音处理及对功耗有严格要求的地方。
DSP的传统设计往往是采取主从式结构：在一块电路板上，DSP做从机，负责数字信号处理运算；外加一块嵌入式微处理器做主机，来完成输入、控制、显示等其他功能。
为此，TI专门推出了一款双核处理器OMAP，包含有一个ARM和一个C5000系列DSP，OMAP处理器把主从式设计在芯片级上合二为一，一个典型的应用实例为诺基亚手机。
TMS320C2000 平台，包含16位C24xx和32位C28xx的定点DSP。
C24xx系列市场销量很好，而对C28xx系列， TI认为很有市场潜力而大力推广。
C2000针对控制领域做了优化配置，集成了了众多的外设，适合逆变器、马达、机器人、数控机床、电力等应用领域。
另外，OMAP 系列：OMAP 处理器集成ARM 的命令及控制功能，另外还提供DSP 的低功耗，实时信号处理能力，最适合移动上网设备和多媒体家电。
其他系列的DSP 曾经有过风光，但现在都非TI 主推产品了，除了C3X 系列外，其他基本处于淘汰阶段，如：C3X 的浮点系列：C30，C31，C32 C2X 和C5X 系列：C20，C25，C50, 每个系列的DSP 都有其主要应用领域。
二、简述实时信号处理的含义。
要求在限定的时间内将采集的数据在现场处理完成并得到一定的结果，即信号处理的时间要小于或者等于下一批数据输入时间，有时甚至要求在特定的时间、地点来完成信号处理。
DSP试题及答案集(附复习资料).doc
:新DSP考试试题集合外加复习资料(后)一、填空(每空1分，共30分)1.程序计数器的值可以通过复位操作、顺序执行指令、分支转移，累加器转移，块重复，子程序调用，从累加器调用子程序，中断等操作改变。
2.’C54xDSP芯片采用了6级流水线的工作方式，即一条指令分为预取指、取指、译码、寻址、读数和执行6个阶段。
3.解决MMR写操作的流水线冲突时，一般可用采用推荐指令和插入空操作指令的方法。
4.TI公司的定点DSP产品主要有TMS320C2000系列、TMS320C5000系列和TMS320C6000 系列。
5.’C54x DSP中传送执行指令所需的地址需要用到PAB 、CAB、DAB和EAB 4条地址总线。
6.在’C54x DSP寻址和指令系统中，Xmem和Ymem表示16位双寻址操作数’ Dmad为16位立即数，表示数据存储器地址，Pmad为16位立即数，表示程序存储器地址。
7.DSP的内部存储器类型可分为随机存取存储器(RAM)和只读存储器(ROM)。
其屮RAM又可以分为两种类型：单寻址RAM (SARAM)和双寻址RAM (DARAM)。
8.8.’C54x DSP的内部总存储空间为192K字，分成3个可选择的存储空间：64K 字的程序存储空间、64K字的数椐存储空问和64K字的I/O空间。
9.从功能结构上，’C54X DSP的CPU可以划分成运算部件和控制部件两大部分。
10.’C54xDSP的寻址方式有七种，分别为立即寻址、绝对寻址、累加器寻址、直接寻址、间接寻址、存储器映象寄存器寻址、堆栈寻址。
12. ’C54x DSP定时器由3个16位存储器映射寄存器组成:定时器寄存器(TIM)、定时器周期寄存器（PRD ）和定时器控制寄存器（TCR ）。
13.主机接口（HPI ，Host Port Interface ）是TMS320C54x 系列定点芯片内部 具有的一种接口部件，主要用于DSP 与其他总线或CPU 进行通信。
DSP复习题(仅供参考)
DSP复习题一、填空题：1. ．DSP的寻址方式有七种，分别是什么？（p39）1)立即数寻址、2)绝对地址寻址、3）累加器寻址、4）直接寻址、5）间接寻址、6）存储器映射寄存器寻址、7）堆栈寻址2．程序计数器的值可以通过复位操作、顺序执行指令、分支转移，累加器转移，块重复，子程序调用，从累加器调用子程序，中断等操作来改变。
（p58）3．COFF目标文件都包含以下三种形式的段，分别是： .text ； .data ； .bss 。
(p69)4．TI公司的定点DSP产品主要有TMS320C2000系列、 TMS320C5000系列和 TMS320C6000 系列。
(p8) 5．DSP芯片的开发工具可以分为软件和硬件两类。
（p10）6．C54x DSP的指令系统有助记符指令和代数式指令两种形式。
（p39）7．DROM为 1 ，片内ROM配置程序和数据存储空间。
ST1的CPL为 1 表示选用对战指针SP的直接寻址方式；ST1的C16等于0 表示ALU工作在双精度算术运算式。
（填写0或1）(p17)8．DSP具有两个 40 位的累加器A和B。
累加器A的32-39 位是保护位。
怕（p16-17）9．TMS320C54x DSP的内部总存储空间为192k 字，分成3个可选择的存储空间。
10．TMS320C54x有4组地址总线分别是PAB 、 CAB 、 DAB 和 EAB 总线。
(P14)11. 链接器对段的处理主要通过MEMORY 和SECTIONS两个命令来完成。
(P73-74)12．DSP有3个16位寄存器作为状态和控制寄存器，分别是状态寄存器ST0 、状态寄存器ST1 和处理器方式状态寄存器PMST 。
(P20)13． TMS320C54x的三类串行口分别是标准同步串行口、缓冲串行接口、时分多路串行接口和多通道缓冲串口。
（p29）14．DSP的内部存储器类型可分为RAM和ROM。
其中RAM又可以分为两种类型：双寻址RAM和单寻址RAM。
dsp原理与应用期末复习题
dsp原理与应用期末复习题一、选择题1. 数字信号处理（DSP）中的数字指的是什么？A. 信号的采样值B. 信号的模拟值C. 信号的模拟时间D. 信号的模拟频率2. 在DSP中，离散傅里叶变换（DFT）的主要作用是什么？A. 将模拟信号转换为数字信号B. 将数字信号转换为模拟信号C. 将时域信号转换为频域信号D. 将频域信号转换为时域信号3. 快速傅里叶变换（FFT）相比于DFT的主要优势是什么？A. 更高的精确度B. 更快的计算速度C. 更低的计算复杂度D. 更好的信号稳定性4. 下列哪个算法不是用于数字滤波器设计？A. 窗函数法B. 巴特沃斯法C. 卡尔曼滤波D. 切比雪夫法5. 在数字信号处理中，什么是卷积？A. 一种信号的加法运算B. 一种信号的乘法运算C. 一种信号的乘积运算D. 一种信号的时间延迟运算二、简答题1. 解释什么是数字信号处理，并简述其在现代通信系统中的应用。
2. 描述离散傅里叶变换（DFT）和快速傅里叶变换（FFT）的区别和联系。
3. 数字滤波器有哪些类型？请列举至少三种，并简要说明它们的特点。
4. 解释什么是傅里叶变换的时移性质，并给出一个具体的例子。
5. 在数字信号处理中，什么是过采样和欠采样？它们各自的优缺点是什么？三、计算题1. 给定一个离散时间信号 \( x[n] = \{3, 5, 2, 7, 4, 6\} \)，请计算其DFT \( X[k] \)。
2. 假设有一个低通滤波器，其理想频率响应为 \( H(\omega) =\begin{cases} 1 & \text{for } 0 \leq \omega \leq \pi/2 \\ 0 & \text{for } \pi/2 < \omega \leq \pi \end{cases} \)，请设计一个简单的数字滤波器来近似这个理想频率响应。
3. 给定两个离散信号 \( x[n] = \{1, 2, 3\} \) 和 \( y[n] = \{4, 5, 6\} \)，请计算它们的线性卷积 \( z[n] = x[n] * y[n] \)。
dsp期末复习题
dsp期末复习题DSP期末复习题一、选择题1. 数字信号处理（DSP）的核心是：A. 模拟信号处理B. 模拟到数字的转换C. 数字到模拟的转换D. 数字信号的数学处理2. 下列哪个不是DSP系统的基本组成部分？A. A/D转换器B. DSP处理器C. D/A转换器D. 电源3. 在DSP中，FIR滤波器和IIR滤波器的主要区别在于：A. 滤波器的阶数B. 滤波器的类型C. 滤波器的系数D. 滤波器的反馈结构4. 下面哪个算法不是用于数字滤波器设计的？A. 窗函数法B. 频率采样法C. 快速傅里叶变换（FFT）D. 帕克-维纳（Parks-McClellan）算法5. FFT算法的主要优点是：A. 计算复杂度低B. 实现简单C. 适用于所有类型的信号D. 可以实时处理信号二、简答题1. 解释数字信号处理中的“过采样”和“欠采样”概念，并简述它们在实际应用中的意义。
2. 描述FIR滤波器和IIR滤波器的设计方法及其主要区别。
3. 简述快速傅里叶变换（FFT）的基本原理，并说明它在数字信号处理中的重要性。
4. 阐述数字信号处理在现代通信系统中的应用。
三、计算题1. 给定一个信号x[n] = {1, 2, 3, 4, 5, 6}，求其DFT X[k]。
2. 设计一个FIR滤波器，其脉冲响应满足h[n] = {1, 0.5, 0.25}，求其频率响应H(ω)。
3. 利用帕克-维纳算法设计一个带通滤波器，其通带频率为[0.2π, 0.4π]，阻带频率为[0.1π, 0.15π]和[0.45π,0.5π]，要求最小阶数。
四、论述题1. 论述数字信号处理在音频处理领域的应用，并举例说明。
2. 讨论数字信号处理技术在图像处理中的应用，以及它如何改善图像质量。
五、综合应用题1. 假设你正在开发一个实时音频处理系统，描述你将如何使用DSP技术来实现噪声抑制和回声消除。
2. 设计一个用于视频压缩的DSP算法，简述其基本原理，并讨论可能遇到的挑战。
DSP复习资料
DSP原理与应用一、填空题1.按数据格式分类，DSP芯片可分为芯片和芯片。
2.TMS320C54X DSP中，TMS320C54X DSP有A和B两个累加器。
每个累加器的长度为位，分为、、和三部分。
3.为了达到快速进行数字信号处理的目的，DSP芯片一般具有程序和数据分开的总线结构，称为。
4.已知（80H）＝10H，（81H）＝40H，则先后执行指令LD 80H，16，B和ADD 81H，B两条指令后，B的内容是。
5. IMR为存储器映像寄存器，当要屏蔽某一个中断时，IMR中的相应标志位的值为。
6.HPI有和两种工作模式。
7.DSP芯片的电源分两种即为和，在无法同时加电的情况下，应先对加电。
8.直接寻址中，若CPL=0，则所寻址数据存储器的16位地址是由构成。
9.若缓冲器长度为BK=10，循环缓冲区的基地址为AR1=100h，则执行指令LD*+AR1(8)%,A；两次后，寻址的是地址单元。
二、简答题1.简述流水线操作的基本原理。
2.简述TMS320C54X DSP的堆栈的特点，并简述堆栈寻址入栈和出栈时的工作过程。
3. TMS320C54X DSP的定时器有哪几部分组成？各部分的作用是什么？4.在链接命令文件中，伪指令MEMORY和SECTIONS的作用是什么？5.右图为一个具有自动复位功能的电路，请简述其工作原理。
6. 在堆栈操作中，PC当前地址为4020h，SP当前地址为0013h后，运行PSHM AR7（1字指令）后，PC和SP的值分别是多少？并说明原因。
7. 若用DSP实现8点的FFT运算，采用*AR2+0B进行反向寻址，若初始AR2值为0000H，则AR0的低3位取值应为多少？请写出AR2值最后三位修改的顺序和修改后的AR2的值。
（填入表格的空格内）答：AR0的低3位取值应为二进制值。
8. TMS320C54X DSP的定时器中，若TDDR=0101B，PRD=0018H，试计算定时器的中断频率。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题
1、定时器的时钟周期为40MHz，寄存器PRD的值为39999，TDDR的值为9，定时时间为0.01s。
2、哈佛结构的最根本特点是程序空间和数据空间分开,允许同时取指令和取操作数，还允许在数据空间和程序空间之间传递数据。
3、传统的评价方法MIPS指的是每秒执行多少百万条指令、MOPS指的是每秒执行多少百万次操作、MACS指的是每秒乘—累加的次数。
4、CPU的控制和状态寄存器有控制寄存器PMST、状态寄存器ST1、_状态寄存器ST0。
在控制寄存器中的IPTR是指中断向量指针，状态寄存器中的DP是指数据存储器指针。
5、在DSP芯片中引脚XF为外部标志输出、BIO为控制分支转移的输入端、NMI为非屏蔽中断请求输入。
MP/MC引脚为微处理器/微计算机方式选择。
6、主机接口的地址寄存器是11位的寄存器。
若起始地址设置为0100H，则主机接口访问的实际地址是1100H。
7、局部标号定义的方法有两种：$n、name?。
8、写出在ccs软件开发过程中工程文件实现的步骤：新建工程 新建源文件 把源文件添加到工程中 编译 链接 下载 运行。
9、TMS320VC5402共有16中断优先级，14个可屏蔽中断。
10、DSP内部共有八根总线，地址总线分别是PAB,CAB,DAB,EAB。
若把累加器中数据写入外部数据存储器，用到的总线有PB,PAB,EAB,EB。
11、微处理器的三种形式：通用CPU、微控制器MCU、DSP处理器。
12、缓冲串口的起止地址设置为0900H，缓冲区的长度为0100H，则0980、A000地址是将向DSP发送中断请求。
二、简答题
1、根据定时器的结构框图说出定时器的工作原理，以及定时器的初始化。
初始化：①、先关闭定时器置TSS=1；②、装载PRD，根据定时周期，由T=CLKOUT*（TDDR+1）*（PRD+1）计算PRD与TDDR的值，将PRD载入TIM;③、开启定时器，置
TSS=0，TRB=0,重载定时器周期。
实际上，当SRESET 复位时，DSP向外围电路发送一个信号使寄存器TIM和PRD转载最大值（0FFFFH）；TCR的所有位清零，结果是分频值为0，定时器启动，TCR的free和soft位为0
定时器的工作原理：它对CLKOUT信号进行计数，先将PSC减1，直到PSC的值为0；然后把TDDR的值重新装入PSC中，同时将TIM减1，直到TIM减为0；这时CPU发出TINT 中断，并在TOUT引脚输出一个脉冲信号，再将PRD重新装入TIM中，一直重复直到关闭定时器。
2、写出可屏蔽中断的响应过程，画出响应过程的流程图。
相应过程：①、保护现场，将PC值压入栈顶；②、载入中断矢量表，将中断矢量表地址送人PC中；③、执行中断矢量表，程序将进入ISR入口；④、执行ISR，直至遇到返回指令；
⑤、恢复现场，将栈顶值弹回PC；⑥、继续执行主程序。
3、写出缓冲串口的初始化步骤。
①、关闭所有的中断；②、允许BSP串口中断；③、修改中断向量表中断入口的地址；④、确定发送模式，初始化SPC寄存器；⑤、初始化串口扩展BSP⑥、写入缓冲区大小和缓冲区地址；⑦、向BSP写00B8H，启动串口；⑧、打开全局中断。
4、画出一个五级流水线深度的流水线图，并加以说明流水线的作用以及怎样在一个周期内
完成一次单周期指令（把程序分成预取址、取址、译码、取数、执行）。
多条指令并列，故一个周期内可以完成单周期指令
流水线指令的作用：减少指令执行的时间，从而增加处理器的处理能力
5、根据下图写出标准同步串口工作流程。
发送数据时：1）将准备发送的数据装载在发送数据寄存器DXR。
2）当上一个字发送完毕，发送移位寄存器XSR为空，DXR的内容自动复制到XSR中。
3）在帧同步信号FSX和发送信号CLKX作用下，将XSR的数据通过引脚DX输出。
4）在数据刚从DXR复制到XSR 后，串行口空置寄存器（SPC）发送准备好信号（XRDY）位立即由0变为1。
5）随后产生一个串行口发送中断（XINT）信号，同时CPU以DXR重新加载。
接收数据时：外部信号通过引脚DR输入，在接收帧同步信号FSR及时钟CLKR
三、程序分析：
1、根据程序编写的格式，判断以下程序的正误，并把错误的程序进行修改。
.text
_main:STM #30H,AR1
STM #40H,30H
STM #30H,*AR3
STM #31H,*AR2
MAC *AR3,*AR2,A
ADD 40H,A
STL A,30H;
LOOP: NOP
B LOOP
END B END
.END
2、指出下列每条指令的寻址方式（伪指令除外），并计算带下划线的标号或地址的值。
（1）程序：x,y 值如右图
.text
ST #0001,*(0180H) ;立即数寻址
ST #100,*(x) ;立即数寻址
ST #5000,*(y) ;立即数寻址
LD #x,DP ;立即数寻址
LD @x,A;直接寻址
ADD @00H,A;直接寻址
STL A,*(60H) ;累加器寻址*(60H)=03E9H
LD #y,DP ;立即数寻址DP=004H
ADD @y,A;直接寻址A=05DDH
.end
X
Y
（2）程序：
存储器地址
1000h table: .word 30,20
1002h main: ST #100,*(1000H);立即数寻址
ST #101,*(1001H) ；立即数寻址
LD #1000H,A；立即数寻址
READA*(60H) ；累加器寻址*(60H)=64H
LD *(1001H),A；绝对寻址*（1001H）=65H
ADD *(60H),A；绝对寻址*（60H）=C9H
.end
四、编写程序
1、用汇编指令编写从程序存储器取数的小数算术运算Z=ax－b＋c的程序，并编写其汇编命令文件（.cmd）（10分）
.title”kaoshi1”
.mmregs
.bss a,1
.bss x,1
.bss b,1
.bss c,1
.bss z,1
.def main
.data
table: .word 1/32768*10
.word 2/32768*10
.word 3/32768*10
.word 4/32768*10
Start
main: SSBX FRCT
STM #a,AR4
STM #x,AR3
STM #b,AR2
STM #c,AR1
LD #0,A
MAC *AR4,*AR3,A
SUB *AR2,A
ADD *AR1,A
STH A,@Z
end B end
.end
2、利用定时器硬件中断，在端口XF中输出时钟周期为1ms的方波信号，其中DSP的时钟频率为40MHz。
（中断向量表部分和.cmd文件省略）（10分）
.title “kaoshi2”
.mmregs
.text
TIM0 .set 0024H
PRD0 .set 0025H
TCR0 .set 0026H
STM #1999,TIM0
STM #1999,PRD0
STM #0269H,TCR0
RET
TO_FLAG .usect“vars1”,1
Timer0_rev:
PSHM TRN
PSHM T
PSHM ST0
PSHM ST1
BITF TO_FLAG,#1
BA XF_OUT,NTC
SSBX XF
ST #0,TO_FLAG
B NEXT
XF_OUT:
RSBX XF
ST #1,TO_FLAG
NEXT:
POPM ST1
POPM ST0
POPM T
POPM TRN
RETE。